在顯示器上顯示漢字,在FPGA上實(shí)現(xiàn),使用Verilog HDL 設(shè)計(jì),完全可是直接使用
標(biāo)簽： Verilog FPGA HDL 顯示器
上傳時(shí)間： 2014-09-04
上傳用戶：zm7516678
使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音
標(biāo)簽： Verilog FPGA HDL 蜂鳴器
上傳時(shí)間： 2013-12-21
上傳用戶：wendy15
正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。
標(biāo)簽： Verilog HDL 正
上傳時(shí)間： 2015-06-16
上傳用戶：xymbian
verilog HDL硬件描述語言電子書
標(biāo)簽： verilog HDL 硬件描述語言 電子書
上傳時(shí)間： 2015-06-18
上傳用戶：ljt101007
用Verilog HDL 語言寫的在LCD液晶上顯示文字的源程序
標(biāo)簽： Verilog HDL LCD 語言
上傳時(shí)間： 2014-01-26
上傳用戶：a3318966
FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼
標(biāo)簽： Verilog FPGA CPLD uart
上傳時(shí)間： 2013-12-28
上傳用戶：lizhizheng88
This Verilog HDL description implements a UART.
標(biāo)簽： description implements Verilog This
上傳時(shí)間： 2013-12-17
上傳用戶：wff
Verilog HDL編寫的CPU模型，很經(jīng)典，比較通用
標(biāo)簽： Verilog HDL CPU 編寫
上傳時(shí)間： 2013-12-24
上傳用戶：龍飛艇
Verilog HDL編寫的總線功能模型，十分有用，需要的下載
標(biāo)簽： Verilog HDL 編寫 總線
上傳時(shí)間： 2013-12-20
上傳用戶：ls530720646
計(jì)數(shù)器 同步異步預(yù)置數(shù)清零 verilog hdl 編寫
標(biāo)簽： verilog hdl 計(jì)數(shù)器 編寫
上傳時(shí)間： 2013-12-18
上傳用戶：鳳臨西北
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="guiyg"></rt>
<li id="guiyg"></li>
