verilog hdl coding DDR sdram control for fpga
標簽： verilog control coding sdram
上傳時間： 2013-12-17
上傳用戶：wangchong
對于學習verilog語言的綜合，多年編程的總結
標簽： verilog 語言
上傳時間： 2015-12-10
上傳用戶：hfmm633
verilog 語言實例，對于新手學習有很大幫助的實例
上傳時間： 2013-12-15
上傳用戶：Divine
Verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDS 正弦信號發生器 模塊
上傳時間： 2013-12-09
上傳用戶：epson850
卡內基梅隆大學開發的一個AIBO機器狗控制程序服務器端（ER2XX系列AIBO）
標簽： AIBO ER2XX 大學 機器
上傳時間： 2014-01-26
上傳用戶：鳳臨西北
解決金山詞霸與卡巴斯基沖突的，只要替換了詞霸下面的XdictGrb.dll就可以了
標簽： 金山 卡巴斯基 沖突
上傳時間： 2014-01-09
上傳用戶：gtf1207
一個視頻信號輸入的verilog源代碼，里面含有相關的使用文檔。
標簽： verilog 視頻信號 源代碼 輸入
上傳時間： 2013-12-25
上傳用戶：zmy123
一個可綜合的同步FIFO的verilog源代碼
標簽： verilog FIFO 源代碼
上傳時間： 2015-12-13
上傳用戶：天誠24
此程序為串行通信程序,采用verilog語言編寫的,經過仿真驗證已經通過.
標簽： verilog 程序 串行通信 仿真驗證
上傳時間： 2013-12-23
上傳用戶：yzy6007
里面含有vhdl和verilog 版本,很好用!dct變換用得很多啊!
標簽： verilog vhdl dct 版本
上傳時間： 2014-01-21
上傳用戶：dongqiangqiang
蟲蟲下載站版權所有 京ICP備2021023401號-1
<kbd id="lxatw"></kbd>
