亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
蟲蟲首頁
|
資源下載
|
資源專輯
|
精品軟件
登錄
|
注冊
首 頁
資源下載
資源專輯
技術閱讀
電 路 圖
教程書籍
在線計算器
代碼搜索
資料搜索
代碼搜索
熱門搜索:
fpga
51單片機
protel99se
機器人
linux
單片機
dsp
arm
Proteus
matlab
verilog 基礎(chǔ)
數字邏輯基礎與Verilog設計,針對verilog語言的特點
標簽:
上傳時間:
上傳用戶:
基于verilog開發的 can 接口 IP 核已經調試通過附有說明
標簽:
上傳時間:
上傳用戶:
本文是卡內基梅隆大學的verilog講義
標簽:
上傳時間:
上傳用戶:
基于verilog硬件描述語言的uartr硬件實現方式
標簽:
上傳時間:
上傳用戶:
本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.
標簽:
上傳時間:
上傳用戶:
基于VHDL(verilog)語言的UART的設計與實現。全面模仿AVR的UART功能
標簽:
上傳時間:
上傳用戶:
基于verilog hdl的UART串口接收子程序。
標簽:
上傳時間:
上傳用戶:
基于verilog hdl的UART串口發送子程序。
標簽:
上傳時間:
上傳用戶:
基于FPGA的SDRAM控制器Verilog代碼
標簽:
上傳時間:
上傳用戶:
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼
標簽:
上傳時間:
上傳用戶:
«
20
21
22
23
24
25
26
27
28
29
»
網站首頁
|
關于我們
|
服務條款
|
廣告服務
|
聯系我們
|
網站地圖
|
免責聲明
蟲蟲下載站版權所有
京ICP備2021023401號-1
用戶登錄
×
用戶注冊
×
主站蜘蛛池模板:
长垣县
|
文昌市
|
莲花县
|
开远市
|
新津县
|
砚山县
|
肇东市
|
榆树市
|
六枝特区
|
肥城市
|
承德县
|
延长县
|
临沂市
|
石屏县
|
临漳县
|
正镶白旗
|
定边县
|
容城县
|
永康市
|
大石桥市
|
吐鲁番市
|
霍城县
|
闵行区
|
时尚
|
临汾市
|
河间市
|
南乐县
|
运城市
|
托里县
|
尉氏县
|
涞水县
|
平罗县
|
武穴市
|
喀什市
|
枝江市
|
通辽市
|
保定市
|
晋江市
|
乌鲁木齐市
|
牙克石市
|
桓台县
|