亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件

登錄| 注冊

verilog 基礎(chǔ)

基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示　　9.5.1 脈沖周期的測量原理　　9.5.2 周期計的工作原理　　9.5.3 周期測量模塊的設計與實現

標簽：

上傳時間：

上傳用戶：
基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示　　9.6.1 脈沖高電平和低電平持續時間測量的工作原理　　9.6.2 高低電平持續時間測量模

標簽：

上傳時間：

上傳用戶：
基于Verilog-HDL的硬件電路的實現 9.7 步進電機的控制　　9.7.1 步進電機驅動的邏輯符號　　9.7.2 步進電機驅動的時序圖　　9.7.3 步進電機驅動的邏輯框圖

標簽：

上傳時間：

上傳用戶：
基于Verilog-HDL的硬件電路的實現 9.8 基于256點陣的漢字顯示　　9.8.1 單個靜止漢字顯示的設計原理及其仿真實現　　9.8.2 單個靜止漢字顯示的硬件實現　　9

標簽：

上傳時間：

上傳用戶：
基本運算邏輯和它們的Verilog HDL模型

標簽：

上傳時間：

上傳用戶：
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計&

標簽：

上傳時間：

上傳用戶：
基于FPGA的2048點FFT的verilog實現的源代碼。

標簽：

上傳時間：

上傳用戶：
verilog編程ps2接口設計,基于fpga的設計

標簽：

上傳時間：

上傳用戶：
基于FPGA的異步FIFO的軟硬件實現,通過VERILOG編程實現后下載到FPGA芯片

標簽：

上傳時間：

上傳用戶：
該工程是基于verilog hdl 語言編寫的幀傳輸協議HDLC幀的發送端代碼

標簽：

上傳時間：

上傳用戶：

«
9
10
11
12
13
14
15
16
17
18
»

主站蜘蛛池模板：东莞市| 会泽县| 太仓市| 西乌珠穆沁旗| 寿宁县| 通化县| 玉田县| 牟定县| 阳信县| 射洪县| 周至县| 信阳市| 旺苍县| 镇雄县| 神池县| 南昌县| 洛川县| 江川县| 涡阳县| 卓尼县| 陈巴尔虎旗| 兖州市| 陵川县| 苍南县| 托克托县| 阿鲁科尔沁旗| 南开区| 宽甸| 沽源县| 纳雍县| 崇文区| 突泉县| 赞皇县| 丰镇市| 杭锦旗| 木里| 万全县| 延川县| 兴义市| 临城县| 吉首市|