UART verilog hdl 實現
標簽: verilog UART hdl
上傳時間: 2014-01-11
上傳用戶:PresidentHuang
通過精心挑選劃分元素v,可以得到一個最壞情況時間復雜度為O(n)的選擇算法。本次實習要求用c語言將此算法實現。要求實現此功能:輸入一組數,返回A[i],使其為A(m:p)中第k小的元素,k是一個全局變量,取大于1的整數
標簽: 分 元素
上傳時間: 2015-06-02
上傳用戶:zmy123
網上售書系統v-1 SQL數據庫 ASP.NET開發環境
標簽: SQL ASP NET
上傳時間: 2013-12-13
上傳用戶:litianchu
目前能實現隨意控制螞蟻的軌跡長度(Path)、數量(Unit)、速度(V)、角度(R)、加速度(dv,dr)。 Kr和Kv是常數,打算將來改成數組,作為用來控制螞蟻活躍程度的基因。
標簽: Path Unit 控制 加速度
上傳時間: 2013-12-27
上傳用戶:225588
RPC DCOM WORM v 2.2 -病毒源碼
標簽: DCOM WORM RPC 2.2
上傳時間: 2015-06-08
上傳用戶:moerwang
vhdl和verling hdl 的加法器
標簽: verling vhdl hdl 加法器
上傳時間: 2015-06-10
上傳用戶:qiaoyue
是關于dct的Verilog HDL源代碼和測試程序
標簽: Verilog dct HDL 源代碼
上傳時間: 2014-06-15
上傳用戶:四只眼
梁祝音樂設計 hdl語言實現 很常用
標簽: hdl 音樂設計 語言
上傳時間: 2013-12-29
上傳用戶:jichenxi0730
鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用
標簽: FPGA Verilog HDL 鍵盤
上傳時間: 2013-12-12
上傳用戶:athjac
在顯示器上顯示漢字,在FPGA上實現,使用Verilog HDL 設計,完全可是直接使用
標簽: Verilog FPGA HDL 顯示器
上傳時間: 2014-09-04
上傳用戶:zm7516678
蟲蟲下載站版權所有 京ICP備2021023401號-1