E1與V.35標準說明及E1與V.35信號轉換的實現方法。
上傳時間： 2015-03-12
上傳用戶：陽光少年2016
Computer Architecture Handbook on Verilog HDL
標簽： Architecture Computer Handbook Verilog
上傳時間： 2015-03-15
上傳用戶：www240697738
校園導游圖算法--數據結構中有關圖的算法 按v求最短路徑 按s求信息； 按q退出； 地圖在map圖像文件里
上傳時間： 2014-01-09
上傳用戶：hzy5825468
課程設計要求設計并用FPGA實現一個數字頻率計，具體設計要求如下： 測量頻率范圍： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系統外部時鐘： 1024Hz 測量波形： 方波 Vp-p ＝ 3～5 V 硬件設備：Altera Flex10K10 五位數碼管 LED發光二極管 編程語言：Verilog HDL / VHDL
上傳時間： 2013-12-21
上傳用戶：1583060504
(1)輸入E條弧<j,k>,建立AOE-網的存儲結構 (2)從源點v出發,令ve[0]=0,按拓撲排序求其余各項頂點的最早發生時間ve[i](1<=i<=n-1).如果得到的拓樸有序序列中頂點個數小于網中頂點數n,則說明網中存在環,不能求關鍵路徑,算法終止 否則執行步驟(3)(3)從匯點v出發,令vl[n-1]=ve[n-1],按逆拓樸排序求其余各頂點的最遲發生時間vl[i](n-2>=i>=2). (4)根據各頂點的ve和vl值,求每條弧s的最早發生時間e(s)和最遲開始時間l(s).若某條弧滿足條件e(s)=l(s),則為關鍵活動.
上傳時間： 2014-11-28
上傳用戶：fredguo
校園導游圖算法--數據結構中有關圖的算法按v求最短路徑按s求信息；按q退出；地圖在map圖像文件里
上傳時間： 2013-12-17
上傳用戶：onewq
AFD - Advanced Filter Design using MATLABMiroslav D. Lutovac, Dejan V. Tosicversion 1.00 released 15 October 1999This program is freeware.Unpack with path names, for exampleDOS: pkunzip -d afdunix: unzip -L afdAfter unpacking afd.zip, and run MATLAB,change directory to afdfrom the MATLAB command window.Execute demoafd to quickly scan the AFD operation.
標簽： D. V. MATLABMiroslav Tosicversion
上傳時間： 2015-03-21
上傳用戶：er1219
JspShop網絡購物系統v 1.0 版權所有：www.jshshop.cn 程序開發：ckstudio --------------------------------------------------------Jsp網絡購物系統版權聲明免費版開發語言:jsp+access(不支持resin服務器)
標簽： ckstudio JspShop jshshop 1.0
上傳時間： 2015-03-23
上傳用戶：上善若水
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學習。本文檔帶有源代碼，3-6章
上傳時間： 2013-12-12
上傳用戶：rocketrevenge
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學習。本文檔帶有源代碼，7-8章
上傳時間： 2013-12-09
上傳用戶：cuiyashuo
