用verilog 描寫 應(yīng)用于數(shù)字圖像壓縮系統(tǒng)--jpeg 有測(cè)試文檔
標(biāo)簽： verilog jpeg 應(yīng)用于 壓縮系統(tǒng)
上傳時(shí)間： 2014-01-13
上傳用戶：zhangliming420
一個(gè)關(guān)于DES算法的verilog語(yǔ)言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測(cè)試模塊
標(biāo)簽： verilog DES 算法 模塊
上傳時(shí)間： 2014-01-23
上傳用戶：璇珠官人
verilog語(yǔ)言寫的SPI接口,全同步設(shè)計(jì),低門數(shù),可以很容易應(yīng)用到嵌入設(shè)計(jì)方案中.
標(biāo)簽： verilog SPI 語(yǔ)言 接口
上傳時(shí)間： 2014-11-21
上傳用戶：1101055045
This a online education system that has not been completed yet.We have a long way to go to consummate this system.Let s work hard together and obtain more and more knowledge !
標(biāo)簽： education completed consummat online
上傳時(shí)間： 2015-06-04
上傳用戶：kelimu
一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用verilog編寫的
標(biāo)簽： verilog cpu 代碼 編寫
上傳時(shí)間： 2014-12-08
上傳用戶：siguazgb
經(jīng)典教材<<操作系統(tǒng)概念>> Operating System Concept的全部課后習(xí)題解答，適用于多種版本，只是順序不同而已。
標(biāo)簽： Operating Concept System lt
上傳時(shí)間： 2014-01-14
上傳用戶：朗朗乾坤
verilog設(shè)計(jì)進(jìn)階，提供大量的設(shè)計(jì)事例供參考學(xué)習(xí)
標(biāo)簽： verilog 進(jìn)階
上傳時(shí)間： 2014-01-26
上傳用戶：xjz632
用verilog編寫的pci——rtl級(jí)。
標(biāo)簽： verilog pci rtl 編寫
上傳時(shí)間： 2015-06-06
上傳用戶：亞亞娟娟123
這是用Ant System 解決tsp問(wèn)題的C++源碼 希望對(duì)大家研究螞蟻算法有所幫助
標(biāo)簽： System Ant tsp 源碼
上傳時(shí)間： 2015-06-07
上傳用戶：maizezhen
這是用Ant Colony System 解決tsp問(wèn)題的C++源碼 希望對(duì)大家研究螞蟻算法有所幫助
標(biāo)簽： Colony System Ant tsp
上傳時(shí)間： 2013-12-11
上傳用戶：chenlong
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
