亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

sverilog

  • sverilog書籍

    SystemVerilog與功能驗證,講述sv的基本使用方法

    標(biāo)簽: sverilog 書籍

    上傳時間: 2018-07-29

    上傳用戶:851018986@qq.com

  • VCS簡明使用教程

    仿真的過程編譯Compile VCS對源文件進行編譯,生成中間文件和可執(zhí)行文件仿真Simulate運行可執(zhí)行文件,對設(shè)計進行仿真調(diào)試通過觀察波形、設(shè)置斷點、追蹤信號、查看schematic等來發(fā)現(xiàn)錯誤,并進行糾正覆蓋率測試通過在編譯時,加入覆蓋率測試的選項、仿真后,生成包含覆蓋率信息的中間文件來顯示測試平臺的正確性和完備性。一個常見的編譯命令如下:vcs f-y+libext+-V\-P-Mupdate-o-I +V2k-R-RI-s\-debug_all+vcsd +define++timopt+<>-line\+incdir+++memopt[+2]-sverilog-mhdl +ad\-full64-comp64+nospecify +notimingcheck-ntb +race\-ova_file +vpdfile++vpdfilesize+\+vpdupdate +cli++vcs+initmem+011lxlz\+vcs+initreg+0|1lx|z +Vc-cm lineltgllcondlfsmlpathlbranch-cm_dir\-vlib-file是Verilog文件,包含了引用的module的定義,可以是絕對路徑,也可以是相對路勁。-y1ibdir是參考庫的目錄,vcs從該目錄下尋找包含引用的module的Verilog文件,這些文件的文件名必須和引用的module的名一樣+libextt++..vcs在參考庫目錄下尋找以.v和.vhd為擴展名的文件。多個擴展名之間用“+”連接。

    標(biāo)簽: vcs

    上傳時間: 2022-07-01

    上傳用戶:

主站蜘蛛池模板: 杨浦区| 稻城县| 集安市| 济源市| 工布江达县| 禹州市| 比如县| 济阳县| 电白县| 克东县| 巢湖市| 淮南市| 铜山县| 曲靖市| 绵竹市| 综艺| 盐津县| 阿巴嘎旗| 通道| 景宁| 娄烦县| 重庆市| 平舆县| 呼和浩特市| 陆川县| 深水埗区| 南靖县| 应用必备| 广宗县| 阿巴嘎旗| 宜黄县| 高平市| 揭西县| 江孜县| 读书| 台州市| 东方市| 犍为县| 望奎县| 花莲市| 都匀市|