Clock based on the VHDL design language, the revised time alarm can be set up
標(biāo)簽： the language revised design
上傳時(shí)間： 2013-12-09
上傳用戶：haoxiyizhong
AT91SAM7A1_startup this is a start up for ARM
標(biāo)簽： startup start this ARM
上傳時(shí)間： 2017-09-27
上傳用戶：zhoujunzhen
本文檔為 UP-CUP S2440 型嵌入式教學(xué)實(shí)驗(yàn)平臺(tái)配套實(shí)驗(yàn)說(shuō)明。所述實(shí)驗(yàn)內(nèi)容僅限 UP-CUPS2440 型教學(xué)實(shí)驗(yàn)平臺(tái)使用。
標(biāo)簽： UP-CUP2440實(shí)驗(yàn)指導(dǎo)書(shū)(LINUX)V2.0 20110818
上傳時(shí)間： 2015-06-14
上傳用戶：tjujfc
Digital Up Converter (DUC) v1.4 Converter,Digital,DUC,Up,v1
標(biāo)簽： Converter Digital DUC Up v1
上傳時(shí)間： 2018-05-08
上傳用戶：gnifengyu
function [alpha,N,U]=youxianchafen2(r1,r2,up,under,num,deta) %[alpha,N,U]=youxianchafen2(a,r1,r2,up,under,num,deta) %該函數(shù)用有限差分法求解有兩種介質(zhì)的正方形區(qū)域的二維拉普拉斯方程的數(shù)值解 %函數(shù)返回迭代因子、迭代次數(shù)以及迭代完成后所求區(qū)域內(nèi)網(wǎng)格節(jié)點(diǎn)處的值 %a為正方形求解區(qū)域的邊長(zhǎng) %r1,r2分別表示兩種介質(zhì)的電導(dǎo)率 %up,under分別為上下邊界值 %num表示將區(qū)域每邊的網(wǎng)格剖分個(gè)數(shù) %deta為迭代過(guò)程中所允許的相對(duì)誤差限 n=num+1; %每邊節(jié)點(diǎn)數(shù) U(n,n)=0; %節(jié)點(diǎn)處數(shù)值矩陣 N=0; %迭代次數(shù)初值 alpha=2/(1+sin(pi/num));%超松弛迭代因子 k=r1/r2; %兩介質(zhì)電導(dǎo)率之比 U(1,1:n)=up; %求解區(qū)域上邊界第一類邊界條件 U(n,1:n)=under; %求解區(qū)域下邊界第一類邊界條件 U(2:num,1)=0;U(2:num,n)=0; for i=2:num U(i,2:num)=up-(up-under)/num*(i-1);%采用線性賦值對(duì)上下邊界之間的節(jié)點(diǎn)賦迭代初值 end G=1; while G>0 %迭代條件：不滿足相對(duì)誤差限要求的節(jié)點(diǎn)數(shù)目G不為零 Un=U; %完成第n次迭代后所有節(jié)點(diǎn)處的值 G=0; %每完成一次迭代將不滿足相對(duì)誤差限要求的節(jié)點(diǎn)數(shù)目歸零 for j=1:n for i=2:num U1=U(i,j); %第n次迭代時(shí)網(wǎng)格節(jié)點(diǎn)處的值 if j==1 %第n+1次迭代左邊界第二類邊界條件 U(i,j)=1/4*(2*U(i,j+1)+U(i-1,j)+U(i+1,j)); end if (j>1)&&(j U2=1/4*(U(i,j+1)+ U(i-1,j)+ U(i,j-1)+ U(i+1,j)); U(i,j)=U1+alpha*(U2-U1); %引入超松弛迭代因子后的網(wǎng)格節(jié)點(diǎn)處的值 end if i==n+1-j %第n+1次迭代兩介質(zhì)分界面（與網(wǎng)格對(duì)角線重合）第二類邊界條件 U(i,j)=1/4*(2/(1+k)*(U(i,j+1)+U(i+1,j))+2*k/(1+k)*(U(i-1,j)+U(i,j-1))); end if j==n %第n+1次迭代右邊界第二類邊界條件 U(i,n)=1/4*(2*U(i,j-1)+U(i-1,j)+U(i+1,j)); end end end N=N+1 %顯示迭代次數(shù) Un1=U; %完成第n+1次迭代后所有節(jié)點(diǎn)處的值 err=abs((Un1-Un)./Un1);%第n+1次迭代與第n次迭代所有節(jié)點(diǎn)值的相對(duì)誤差 err(1,1:n)=0; %上邊界節(jié)點(diǎn)相對(duì)誤差置零 err(n,1:n)=0; %下邊界節(jié)點(diǎn)相對(duì)誤差置零 G=sum(sum(err>deta))%顯示每次迭代后不滿足相對(duì)誤差限要求的節(jié)點(diǎn)數(shù)目G end
標(biāo)簽： 有限差分
上傳時(shí)間： 2018-07-13
上傳用戶：Kemin
The OCP3601 is a boost topology switching regulator control IC for battery-used applications fiel
標(biāo)簽： Controller Step-Up 3601 DCDC
上傳時(shí)間： 2013-06-11
上傳用戶：2780285129
General Description The LM621 is a bipolar IC designed for commutation of brushless DC motors. The part is compatible with both three- and four-phase motors. It can directly drive the power switching devices used to drive the motor. The LM621 provides an adjustable dead-time circuit to eliminate ``shootthrough'' current spiking in the power switching circuitry. Operation is from a 5V supply, but output swings of up to 40V are accommodated. The part is packaged in an 18-pin, dual-in-line package.
標(biāo)簽： 621 LM 無(wú)刷電機(jī)
上傳時(shí)間： 2013-07-24
上傳用戶：sdq_123
英文描述： BCD-to-Seven-Segment Decoder Driver(Internal Pull-up outputs) 中文描述： BCD碼到七段解碼器驅(qū)動(dòng)程序（內(nèi)部上拉輸出）
上傳時(shí)間： 2013-07-13
上傳用戶：cc1015285075
英文描述： Synchronous Up/Down Decade Counters(single clock line) 中文描述： 同步向上/向下十年計(jì)數(shù)器（單時(shí)鐘線）
上傳時(shí)間： 2013-06-18
上傳用戶：haohaoxuexi
LPC178* 177*用戶手冊(cè) LPC178x/7x 32-bit ARM Cortex-M3 microcontroller; up to 512 kB flash and 96 kB SRAM; USB Device/Host/OTG; Ethernet; LCD; EMC Rev. 3 — 27 December 2011 Objective data sheet
上傳時(shí)間： 2013-04-24
上傳用戶：胡佳明胡佳明
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
