亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ssl、openssl、網(wǎng)(wǎng)絡(luò)(luò)、安全

  • 自動(dòng)增益控制放大器設(shè)計(jì)(畢業(yè)論文)

    自動(dòng)增益控制電路已廣泛用于各種接收機(jī)、錄音機(jī)和信號采集系統(tǒng)中,另外在光纖通信、微波通信、衛(wèi)星通信等通信系統(tǒng)以及雷達(dá)、廣播電視系統(tǒng)中也得到了廣泛的應(yīng)用。本課題主要研究應(yīng)用于音頻放大的前級電

    標(biāo)簽: 自動(dòng)增益控制 放大器設(shè)計(jì) 畢業(yè)論文

    上傳時(shí)間: 2013-05-21

    上傳用戶:我們的船長

  • 常用產(chǎn)品抗擾度標(biāo)準(zhǔn)和測試方法

    主要講述靜電放電、射頻輻射電磁場、電快速瞬變脈 沖群、雷擊浪涌、由射頻場引起的傳導(dǎo)干擾、工頻磁場、 電壓跌落和衰減振蕩波等八項(xiàng)抗擾度試驗(yàn),其中前七項(xiàng)試 驗(yàn)在通用抗擾度標(biāo)準(zhǔn)中已經(jīng)見到;后一項(xiàng)試驗(yàn)(衰減振蕩 波抗擾度試驗(yàn))則在電力系統(tǒng)設(shè)備的抗擾度試驗(yàn)中經(jīng)常可 以見到。考慮到國內(nèi)在引進(jìn)生產(chǎn)家用電器的企業(yè)中經(jīng)常采 用的高頻噪聲模擬器,本章予以補(bǔ)充介紹。此外,汽車工 業(yè)在我國的迅速發(fā)展,拉動(dòng)了與之配套的汽車電子與電器 行業(yè)的迅速發(fā)展。對后者的質(zhì)量控制與檢測問題便成為業(yè) 內(nèi)人士所關(guān)注的一個(gè)熱點(diǎn)。

    標(biāo)簽: 抗擾度 標(biāo)準(zhǔn) 測試方法

    上傳時(shí)間: 2013-05-24

    上傳用戶:fxf126@126.com

  • 3C認(rèn)證中的電磁兼容測試與對策

    書中以國家“3C”認(rèn)證為出發(fā)點(diǎn),引出產(chǎn)品對電磁兼容的基本要求,給出相關(guān)產(chǎn)品所必須進(jìn)行的電磁兼容測試項(xiàng)目及所采用測試標(biāo)準(zhǔn)。本書無意成為現(xiàn)有標(biāo)準(zhǔn)的翻版,而希望成為讀者在學(xué)習(xí)、理解和掌握標(biāo)準(zhǔn)時(shí)的一種補(bǔ)充。為此,書中重點(diǎn)說明每種試驗(yàn)的目的、作者對標(biāo)準(zhǔn)的理解、試驗(yàn)中對試驗(yàn)儀器的要求、必須有的試驗(yàn)配置、正確的試驗(yàn)方法和對標(biāo)準(zhǔn)的點(diǎn)評等。考慮到國內(nèi)眾多企業(yè)在開展電磁兼容試驗(yàn)的同時(shí),也在考慮試驗(yàn)場地的建設(shè),為此本書也選編了部分這方面的內(nèi)容,說明了各種場地的特點(diǎn)、主要技術(shù)指標(biāo)及選用中的注意事項(xiàng)。

    標(biāo)簽: 3C認(rèn)證 電磁兼容測試

    上傳時(shí)間: 2013-07-09

    上傳用戶:gmh1314

  • PADS基礎(chǔ)入門視頻教程

    PADS基礎(chǔ)入門視頻教程 1、PADS Layout的目標(biāo)嵌入.avi 2、創(chuàng)建PCB封裝.avi 3、創(chuàng)建管腳封裝.avi 4、導(dǎo)線的連接.avi 5、繪制圖形.avi 6、基本元器件的放置.avi 7、建立覆銅的外邊框.avi 8、手動(dòng)布線.avi 9、手工布局.avi 10、縮放操作.avi 11、顏色參數(shù)設(shè)置.avi 12、在多板向?qū)е薪⒍喟屙?xiàng)目的方法.avi

    標(biāo)簽: PADS 視頻教程

    上傳時(shí)間: 2013-06-29

    上傳用戶:han0097

  • 卷積編碼和維特比譯碼的FPGA實(shí)現(xiàn)

    由于其很強(qiáng)的糾錯(cuò)性能和適合硬件實(shí)現(xiàn)的編譯碼算法,卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展,衛(wèi)星有效載荷種類的增多和分辨率的不斷提高,信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項(xiàng)目,在編譯碼算法、編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)、編譯碼器性能提高三個(gè)方面對卷積編碼和維特比譯碼進(jìn)行了深入研究,并進(jìn)一步介紹了使用VHDL語言和原理圖混合輸入的方式,實(shí)現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細(xì)過程;然后將設(shè)計(jì)下載到XILINX的Virtex2 FPGA內(nèi)部進(jìn)行功能和時(shí)序確認(rèn),最終在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測試其性能。本文所實(shí)現(xiàn)的維特比譯碼器速率達(dá)160Mbps,遠(yuǎn)遠(yuǎn)高于目前國內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先,論文具體介紹了卷積編碼和維特比譯碼的算法,研究卷積碼的各種參數(shù)(約束長度、生成多項(xiàng)式、碼率以及增信刪余等)對其譯碼性能的影響;針對項(xiàng)目需求,確定卷積編碼器的約束長度、生成多項(xiàng)式格式、碼率和相應(yīng)的維特比譯碼器的回歸長度。 其次,論文介紹了編解碼器的軟、硬件設(shè)計(jì)和調(diào)試一根據(jù)已知條件,使用VHDL語言和原理圖混合輸入的方式設(shè)計(jì)卷積編碼和維特比譯碼的源代碼和原理圖,分別采用功能和電路級仿真,確定卷積編碼和維特比譯碼分別需要占用的資源,考慮卷積編碼器和維特比譯碼器的具體設(shè)計(jì)問題,包括編譯碼的基本結(jié)構(gòu),各個(gè)模塊的功能及實(shí)現(xiàn)策略,編譯碼器的時(shí)序、邏輯綜合等;根據(jù)軟件仿真結(jié)果,分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進(jìn)行各自的印制板設(shè)計(jì)。利用卷積碼本身的特點(diǎn),結(jié)合FPGA內(nèi)部結(jié)構(gòu),采用并行卷積編碼和譯碼運(yùn)算,設(shè)計(jì)出高速編譯碼器;對軟、硬件分別進(jìn)行驗(yàn)證和調(diào)試,并將驗(yàn)證后的軟件下載到FPGA進(jìn)行電路級調(diào)試。 最后,論文討論了卷積編碼和維特比譯碼的性能:利用已有的測試設(shè)備在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測試其性能(與沒有采用糾錯(cuò)編碼的數(shù)傳系統(tǒng)進(jìn)行比對);在信道中加入高斯白噪聲,模擬高斯信道,進(jìn)行誤碼率和信噪比測試。

    標(biāo)簽: FPGA 卷積 編碼 譯碼

    上傳時(shí)間: 2013-04-24

    上傳用戶:mingaili888

  • 深度包過濾技術(shù)研究及FPGA實(shí)現(xiàn)

    未來戰(zhàn)爭將以信息化戰(zhàn)場為支撐,以信息化武器裝備為主導(dǎo),以信息化作戰(zhàn)為主要方式,信息安全是實(shí)施信息防御、奪取制信息權(quán)、獲取信息優(yōu)勢的關(guān)鍵要素,其建設(shè)與發(fā)展面臨新的挑戰(zhàn)和日益廣泛的應(yīng)用需求。 信息安全裝備是適應(yīng)新時(shí)期軍事通信建設(shè)的需求、保證軍事信息安全、軍隊(duì)指揮系統(tǒng)順暢的重要方面,深度包過濾技術(shù)是我軍信息安全領(lǐng)域的重要技術(shù)之一。進(jìn)行深度包過濾技術(shù)的研究與實(shí)現(xiàn)具有非常重要的意義。 本文所做的工作主要有以下幾個(gè)方面: 1、提出了一種效率更高的字符串搜索算法OBM; 2、設(shè)計(jì)了過濾策略; 3、設(shè)計(jì)了各過濾規(guī)則/特征碼的數(shù)據(jù)結(jié)構(gòu)及整體數(shù)據(jù)結(jié)構(gòu); 4、在FPGA中設(shè)計(jì)實(shí)現(xiàn)了QBM算法; 5、基于FPGA+FLASH結(jié)構(gòu),設(shè)計(jì)了深度包過濾器整體方案,設(shè)計(jì)實(shí)現(xiàn)了一款既有訪問控制能力又有內(nèi)容過濾特點(diǎn),高效、可配置、能反饋的內(nèi)容過濾器; 6、對所完成的設(shè)計(jì)進(jìn)行了仿真,并給出了性能評估。

    標(biāo)簽: FPGA 過濾技術(shù)

    上傳時(shí)間: 2013-05-29

    上傳用戶:夜月十二橋

  • 船用導(dǎo)航雷達(dá)數(shù)字信號處理設(shè)計(jì)

    當(dāng)今的船用導(dǎo)航雷達(dá)具有數(shù)字化、多功能、高性能、多接口、網(wǎng)絡(luò)化。同時(shí)要求具有高可靠性、高集成度、低成本,信號處理單元的小型化,產(chǎn)品更新周期短。要同時(shí)滿足上述需求,高集成度的器件應(yīng)用是必須的。同時(shí)開發(fā)周期要短,需求軟件的可移植性要強(qiáng),并且是模塊化設(shè)計(jì),現(xiàn)場可編程門陣列器件(FPGA)已經(jīng)成為設(shè)計(jì)首選。 現(xiàn)場可編程門陣列是基于通過可編程互聯(lián)連接的可配置邏輯塊(CLB)矩陣的可編程半導(dǎo)體器件。與為特殊設(shè)計(jì)而定制的專用集成電路(ASIC)相對,F(xiàn)PGA可以針對所需的應(yīng)用或功能要求進(jìn)行編程。雖然具有一次性可編程(OTP)FPGA,但是主要是基于SRAM的,其可隨著設(shè)計(jì)的演化進(jìn)行重編程。CLB是FPGA內(nèi)的基本邏輯單元。實(shí)際數(shù)量和特性會(huì)依器件的不同而不同,但是每個(gè)CLB都包含一個(gè)由4或6個(gè)輸入、一些選型電路(多路復(fù)用器等)和觸發(fā)器組成的可配置開關(guān)矩陣。開關(guān)矩陣是高度靈活的,可以進(jìn)行配置以便處理組合邏輯、移位寄存器或RAM。當(dāng)今的FPGA已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能,并且整合了常用功能(如RAM、時(shí)鐘管理和:DSP)的硬(ASIC型)塊。由于具有可編程特性,所以FPGA是眾多市場的理想之選。它高集成度,以及用于設(shè)計(jì)的強(qiáng)大軟件平臺(tái)、IP核、在線升級可滿足需求。 本文介紹了基于FPGA實(shí)現(xiàn)船用導(dǎo)航雷達(dá)數(shù)字信號處理的設(shè)計(jì),這是一個(gè)具體的、已經(jīng)完成并進(jìn)行小批量生產(chǎn)的產(chǎn)品,對指導(dǎo)實(shí)踐具有一定意義。

    標(biāo)簽: 導(dǎo)航雷達(dá) 數(shù)字信號處理

    上傳時(shí)間: 2013-04-24

    上傳用戶:稀世之寶039

  • 太陽能熱水器智能控制系統(tǒng)的程序g.rar

    本程序是一個(gè)太陽能熱水器智能控制系統(tǒng)的程序。它以89C52單片機(jī)為核心,配合電阻型4檔水位傳感器、負(fù)溫度系數(shù)NTC熱敏電阻溫度傳感器、8255A擴(kuò)展鍵盤和顯示器件、驅(qū)動(dòng)電路(電磁閥、電加熱、報(bào)警)等外圍器件, 完成對太陽能熱水器容器內(nèi)的水位、水溫測量、顯示;時(shí)間顯示;缺水時(shí)自動(dòng)上水,水溢報(bào)警;手動(dòng)上水、參數(shù)設(shè)置;定時(shí)水溫過低智能電加熱等功能。 其中本文第一章主要說明了太陽能熱水器智能控制系統(tǒng)的研究現(xiàn)狀和本課題的主要任務(wù),第二章對系統(tǒng)的整體結(jié)構(gòu)作了簡單介紹,第三章重點(diǎn)介紹了水位水溫測量電路,第四章介紹了時(shí)鐘電路,第五章介紹了顯示和鍵盤電路,第六章對其他電路作了介紹,第七章是對水位測量電路的硬件調(diào)試。 本系統(tǒng)對于水位傳感器、水溫傳感器的電阻數(shù)據(jù)的處理均采用獨(dú)特的RC充放電的方法。它與使用A/D轉(zhuǎn)換器相比,電路簡單、制造成本低。特別適用于對水位、水溫要求不精確的場合。

    標(biāo)簽: 太陽能熱水器 智能控制系統(tǒng) 程序

    上傳時(shí)間: 2013-06-17

    上傳用戶:rhl123

  • 電路保護(hù)教程

    電路保護(hù)教程 1、傳統(tǒng)的熔斷保險(xiǎn)絲/玻璃管 2、自恢復(fù)式的保險(xiǎn)絲PPTC 3、PTC/NTC熱敏電阻

    標(biāo)簽: 電路保護(hù) 教程

    上傳時(shí)間: 2013-07-13

    上傳用戶:bpbao2016

  • 高精度智能測時(shí)儀的設(shè)計(jì)

    區(qū)截裝置測速法是現(xiàn)代靶場中彈丸測速的普遍方法,測時(shí)儀作為區(qū)截裝置測速系統(tǒng)的主要組成部分,其性能直接影響彈丸測速的可靠性和精度。本文根據(jù)測時(shí)儀的發(fā)展現(xiàn)狀,按照設(shè)計(jì)要求,設(shè)計(jì)了一種基于單片機(jī)和FPGA的高精度智能測時(shí)儀,系統(tǒng)工作穩(wěn)定、操作方便、測時(shí)精度可達(dá)25ns。 本文詳細(xì)給出了系統(tǒng)的設(shè)計(jì)方案。該方案提出了一種在后端用單片機(jī)處理干擾信號的新方法,簡化了系統(tǒng)硬件電路的設(shè)計(jì),提高了測時(shí)精度;提出了一種基于系統(tǒng)基準(zhǔn)時(shí)間的測時(shí)方案,相對于傳統(tǒng)的測時(shí)方法,該方案為分析試驗(yàn)過程提供了有效數(shù)據(jù),進(jìn)一步提高了系統(tǒng)工作的可靠性;給出了一種輸入信息處理的有效方法,保證了系統(tǒng)工作的穩(wěn)定性。 本文設(shè)計(jì)了系統(tǒng)FPGA邏輯電路,包括輸入信號的整形濾波、輸入信號的捕捉、時(shí)基模塊、異步時(shí)鐘域間數(shù)據(jù)傳遞、與單片機(jī)通信、單片機(jī)I/O總線擴(kuò)展等;實(shí)現(xiàn)了系統(tǒng)單片機(jī)程序,包括單片機(jī)和。FPGA的數(shù)據(jù)交換、干擾信號排除和彈丸測速測頻算法的實(shí)現(xiàn)、LCD液晶菜單的設(shè)計(jì)和打印機(jī)的控制、FLASH的讀寫、上電后對FPGA的配置、與上位機(jī)的通信等;分析了系統(tǒng)的誤差因素,給出了系統(tǒng)的誤差和相對誤差的計(jì)算公式;通過實(shí)驗(yàn)室模擬測試以及靶場現(xiàn)場測試,結(jié)果表明系統(tǒng)工作可靠、精度滿足設(shè)計(jì)要求、人機(jī)界面友好。

    標(biāo)簽: 高精度 儀的設(shè)計(jì)

    上傳時(shí)間: 2013-07-25

    上傳用戶:pwcsoft

主站蜘蛛池模板: 普宁市| 泸定县| 吉林市| 舟曲县| 西和县| 米脂县| 蒲江县| 德江县| 阿拉尔市| 塔城市| 酒泉市| 崇阳县| 青神县| 页游| 鄢陵县| 阿拉善盟| 咸丰县| 德清县| 新干县| 保定市| 新蔡县| 甘南县| 苍山县| 汤原县| 宁城县| 绥化市| 古浪县| 和平区| 英超| 新野县| 南投市| 黄山市| 罗山县| 南和县| 治多县| 横峰县| 汤阴县| 晋江市| 德钦县| 永康市| 晋州市|