Nios無痛入門.chm
上傳時間： 2013-06-19
上傳用戶：eeworm
專輯類-實(shí)用電子技術(shù)專輯-385冊-3.609G Nios無痛入門.chm
上傳時間： 2013-06-12
上傳用戶：cursor
本文研究了基于Nios Ⅱ的FPGA-CPU調(diào)試技術(shù)。論文研究了NiosⅡ嵌入式軟核處理器的特性；實(shí)現(xiàn)了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調(diào)試系統(tǒng)的軟、硬件設(shè)計；對兩種不同類型的FPGA-CPU進(jìn)行了實(shí)際調(diào)試，對實(shí)驗(yàn)數(shù)據(jù)進(jìn)行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設(shè)計并實(shí)現(xiàn)了FPGA-CPU的控制電路、FPGA-CPU的內(nèi)部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設(shè)備接口的設(shè)計；實(shí)現(xiàn)了調(diào)試系統(tǒng)的整體設(shè)計。 在軟件方面，設(shè)計了調(diào)試監(jiān)控軟件，完成了對FPGA-CPU運(yùn)行的控制和信號狀態(tài)的監(jiān)測。這些信號包括地址和數(shù)據(jù)總線以及各種寄存器的數(shù)據(jù)等；實(shí)現(xiàn)了多種模式下的FPGA-CPU調(diào)試支持單時鐘調(diào)試、單步調(diào)試和軟件斷點(diǎn)多種調(diào)試模式。此外，設(shè)計了專用的編譯軟件，實(shí)現(xiàn)了基于不同指令系統(tǒng)的偽匯編程序編譯，提高了調(diào)試效率。 本文作者在實(shí)現(xiàn)了FPGA-CPU調(diào)試系統(tǒng)基礎(chǔ)上，對兩種指令系統(tǒng)不同、結(jié)構(gòu)迥異的FPGA-CPU進(jìn)行實(shí)際調(diào)試。調(diào)試結(jié)果表明，這種基于IP核的可復(fù)用設(shè)計技術(shù)，能夠在一個FPGA芯片內(nèi)實(shí)現(xiàn)調(diào)試系統(tǒng)和FPGA-CPU的無縫連接，能夠有效地調(diào)試FPGA-CPU。
標(biāo)簽： FPGACPU Nios 調(diào)試
上傳時間： 2013-08-04
上傳用戶：zhch602
本文深入研究了Nios 自定制指令的軟硬件接口，基于Altera 的IP 核FFT V2.2.0實(shí)現(xiàn)了變換長度為1024 點(diǎn)的高速復(fù)數(shù)FFT 算法，提出了一種在Nios 嵌入式系統(tǒng)中定制用戶FFT 算
上傳時間： 2013-04-24
上傳用戶：hfmm633
Nios II 處理器中文小冊子（altera) NIOS開發(fā)板APEX20K版數(shù)據(jù)手冊 niosii資料-軟件開發(fā)文檔 北航NIOS教程
標(biāo)簽： Nios
上傳時間： 2013-04-24
上傳用戶：ggwz258
本文研究了基于Nios Ⅱ的FPGA-CPU調(diào)試技術(shù)。論文研究了NiosⅡ嵌入式軟核處理器的特性；實(shí)現(xiàn)了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調(diào)試系統(tǒng)的軟、硬件設(shè)計；對兩種不同類型的FPGA-CPU進(jìn)行了實(shí)際調(diào)試，對實(shí)驗(yàn)數(shù)據(jù)進(jìn)行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設(shè)計并實(shí)現(xiàn)了FPGA-CPU的控制電路、FPGA-CPU的內(nèi)部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設(shè)備接口的設(shè)計；實(shí)現(xiàn)了調(diào)試系統(tǒng)的整體設(shè)計。 在軟件方面，設(shè)計了調(diào)試監(jiān)控軟件，完成了對FPGA-CPU運(yùn)行的控制和信號狀態(tài)的監(jiān)測。這些信號包括地址和數(shù)據(jù)總線以及各種寄存器的數(shù)據(jù)等；實(shí)現(xiàn)了多種模式下的FPGA-CPU調(diào)試支持單時鐘調(diào)試、單步調(diào)試和軟件斷點(diǎn)多種調(diào)試模式。此外，設(shè)計了專用的編譯軟件，實(shí)現(xiàn)了基于不同指令系統(tǒng)的偽匯編程序編譯，提高了調(diào)試效率。 本文作者在實(shí)現(xiàn)了FPGA-CPU調(diào)試系統(tǒng)基礎(chǔ)上，對兩種指令系統(tǒng)不同、結(jié)構(gòu)迥異的FPGA-CPU進(jìn)行實(shí)際調(diào)試。調(diào)試結(jié)果表明，這種基于IP核的可復(fù)用設(shè)計技術(shù)，能夠在一個FPGA芯片內(nèi)實(shí)現(xiàn)調(diào)試系統(tǒng)和FPGA-CPU的無縫連接，能夠有效地調(diào)試FPGA-CPU。
標(biāo)簽： FPGACPU Nios 調(diào)試 技術(shù)研究
上傳時間： 2013-05-19
上傳用戶：xinyuzhiqiwuwu
FPGA nios ii 快速入門教程 適用于初學(xué)者 簡單易懂 方便
上傳時間： 2013-08-15
上傳用戶：wfeel
高速FPGA（NIOS II）系統(tǒng)設(shè)計和實(shí)現(xiàn)
標(biāo)簽： FPGA NIOS 系統(tǒng)設(shè)計
上傳時間： 2013-08-24
上傳用戶：zhyfjj
nios ii 入門手冊中文版 一、建立quartus ii工程 首先，雙擊quartus ii 9.1圖標(biāo)打開軟件，界面如下圖1.1所示 1.1 新建工程 （1） 點(diǎn)擊file –>New Project Wizard 出現(xiàn)圖1.2所示的對話框。 （2） 點(diǎn)擊Next。如圖1.3所示：第一行是工程的路徑，二、三行為實(shí)體名。填好后點(diǎn)擊Next。 （3）此處可選擇加入已設(shè)計好的文件到工程，點(diǎn)擊Next。 （4）選擇設(shè)計器件如圖1.5所示。接著點(diǎn)擊Next （5）接著點(diǎn)擊Next。無需改動，點(diǎn)擊finish，顯示如下圖所示。 （6）此時，工程已經(jīng)建立完成，接下來需要建立一個原理圖輸入文件，點(diǎn)擊file –>New ->Block Diagram/Schematic File 后如圖所示。
上傳時間： 2014-12-25
上傳用戶：cx111111
Nios 的用戶定義接口邏輯實(shí)例 有許多人問我使用 Nios 的用戶定義接口邏輯怎么用，想了幾天決定設(shè)計一個實(shí)例來說明。該例為一個使用 user to interface logic 設(shè)計的 PWM 實(shí)例，其中包括三個文件： plus32.v 是一個為 32bit nios 設(shè)計的 pwm 實(shí)例。 plus16.v 是一個為 16bit nios 設(shè)計的 pwm 實(shí)例。 test.s 是一個使用中斷調(diào)用 pwm 的匯編語言測試程序。以上模塊和程序均調(diào)試通過，并可穩(wěn)定工作。這里讓大家參考是使大家通過該例來真正理解 user to interface logic 設(shè)計方法，和nios 中通過匯編調(diào)用中斷的方法，所以超值喔。另外熱烈歡迎大家的指導(dǎo)。 注：在設(shè)計 Nios 時，將你調(diào)用的 user to interface logic 插件重命名為 plus_0，這樣我的 test.s 可不作任何改動，你就可用示波器通過 nios 的 plus 管腳觀察到一個要求的輸出。
上傳時間： 2013-11-15
上傳用戶：cc1915
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
