亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU）

這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。

標(biāo)簽： Verilog RISC CPU MCU

上傳時間： 2014-01-05

上傳用戶：李夢晗

Unix v 操作系統(tǒng)代碼分析new.

Unix v 操作系統(tǒng)代碼分析new.

標(biāo)簽： Unix new 操作系統(tǒng) 代碼分析

上傳時間： 2013-12-20

上傳用戶：123啊

E1與V.35標(biāo)準(zhǔn)說明及E1與V.35信號轉(zhuǎn)換的實現(xiàn)方法。

E1與V.35標(biāo)準(zhǔn)說明及E1與V.35信號轉(zhuǎn)換的實現(xiàn)方法。

標(biāo)簽： 35 標(biāo)準(zhǔn) 信號轉(zhuǎn)換 實現(xiàn)方法

上傳時間： 2015-03-12

上傳用戶：陽光少年2016

校園導(dǎo)游圖算法--數(shù)據(jù)結(jié)構(gòu)中有關(guān)圖的算法 按v求最短路徑 按s求信息； 按q退出； 地圖在map圖像文件里

校園導(dǎo)游圖算法--數(shù)據(jù)結(jié)構(gòu)中有關(guān)圖的算法 按v求最短路徑 按s求信息； 按q退出； 地圖在map圖像文件里

標(biāo)簽： map 算法 數(shù)據(jù)結(jié)構(gòu) 地圖

上傳時間： 2014-01-09

上傳用戶：hzy5825468

(1)輸入E條弧<j,k>,建立AOE-網(wǎng)的存儲結(jié)構(gòu) (2)從源點v出發(fā),令ve[0]=0,按拓?fù)渑判蚯笃溆喔黜楉旤c的最早發(fā)生時間ve[i](1<=i<=n-1).如果得到的拓

(1)輸入E條弧<j,k>,建立AOE-網(wǎng)的存儲結(jié)構(gòu) (2)從源點v出發(fā),令ve[0]=0,按拓?fù)渑判蚯笃溆喔黜楉旤c的最早發(fā)生時間ve[i](1<=i<=n-1).如果得到的拓樸有序序列中頂點個數(shù)小于網(wǎng)中頂點數(shù)n,則說明網(wǎng)中存在環(huán),不能求關(guān)鍵路徑,算法終止 否則執(zhí)行步驟(3)(3)從匯點v出發(fā),令vl[n-1]=ve[n-1],按逆拓樸排序求其余各頂點的最遲發(fā)生時間vl[i](n-2>=i>=2). (4)根據(jù)各頂點的ve和vl值,求每條弧s的最早發(fā)生時間e(s)和最遲開始時間l(s).若某條弧滿足條件e(s)=l(s),則為關(guān)鍵活動.

標(biāo)簽： lt ve AOE gt

上傳時間： 2014-11-28

上傳用戶：fredguo

校園導(dǎo)游圖算法--數(shù)據(jù)結(jié)構(gòu)中有關(guān)圖的算法按v求最短路徑按s求信息；按q退出；地圖在map圖像文件里

校園導(dǎo)游圖算法--數(shù)據(jù)結(jié)構(gòu)中有關(guān)圖的算法按v求最短路徑按s求信息；按q退出；地圖在map圖像文件里

標(biāo)簽： map 算法 數(shù)據(jù)結(jié)構(gòu) 地圖

上傳時間： 2013-12-17

上傳用戶：onewq

AFD - Advanced Filter Design using MATLABMiroslav D. Lutovac, Dejan V. Tosicversion 1.00 released 15

AFD - Advanced Filter Design using MATLABMiroslav D. Lutovac, Dejan V. Tosicversion 1.00 released 15 October 1999This program is freeware.Unpack with path names, for exampleDOS: pkunzip -d afdunix: unzip -L afdAfter unpacking afd.zip, and run MATLAB,change directory to afdfrom the MATLAB command window.Execute demoafd to quickly scan the AFD operation.

標(biāo)簽： D. V. MATLABMiroslav Tosicversion

上傳時間： 2015-03-21

上傳用戶：er1219

JspShop網(wǎng)絡(luò)購物系統(tǒng)v 1.0 版權(quán)所有：www.jshshop.cn 程序開發(fā)：ckstudio -----------------------------------------------

JspShop網(wǎng)絡(luò)購物系統(tǒng)v 1.0 版權(quán)所有：www.jshshop.cn 程序開發(fā)：ckstudio --------------------------------------------------------Jsp網(wǎng)絡(luò)購物系統(tǒng)版權(quán)聲明免費版開發(fā)語言:jsp+access(不支持resin服務(wù)器)

標(biāo)簽： ckstudio JspShop jshshop 1.0

上傳時間： 2015-03-23

上傳用戶：上善若水

圖的遍歷:圖是由頂點集合(vertex)及頂點間的關(guān)系集合組成的一種數(shù)據(jù)結(jié)構(gòu):Graph＝( V, E ).使用拓?fù)渑判虻乃惴?

圖的遍歷:圖是由頂點集合(vertex)及頂點間的關(guān)系集合組成的一種數(shù)據(jù)結(jié)構(gòu):Graph＝( V, E ).使用拓?fù)渑判虻乃惴?

標(biāo)簽： vertex Graph 數(shù)據(jù)結(jié)構(gòu) 上傳時間： 2015-03-26

這是一個Verilog HDL編寫的RISC cpu的程序

這是一個Verilog HDL編寫的RISC cpu的程序，該程序共10個子程序，實現(xiàn)了簡單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語言，及設(shè)計方法。該程序通過了modelsim仿真驗證。

標(biāo)簽： Verilog RISC HDL cpu

上傳時間： 2015-03-26

上傳用戶：qiao8960