指令集仿真器是目前嵌入式系統(tǒng)研究中一個極其重要的領(lǐng)域，一個靈活高效且準確度高的仿真器不僅可以實現(xiàn)對嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計過程中性能評估的重要工具. 仿真器的性能已經(jīng)成為影響整個設(shè)計效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對應(yīng)用的假設(shè)過于嚴格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點也很明顯，由于模擬過程中需要耗費大量時間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個指令集仿真器的原型，重點解決指令解碼過程中的速度瓶頸，在其基礎(chǔ)可以進行擴充和改進，以適應(yīng)不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實現(xiàn)規(guī)律，并在此基礎(chǔ)上進行了高級語言的描述，其后提出了改進版解釋型指令集仿真器的設(shè)計方案，包括為提高仿真器性能，減少譯碼時間，創(chuàng)新性的在流程設(shè)計中加入了預(yù)解碼的步驟，同時用自己設(shè)計的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來的內(nèi)存過度消耗難題。接下來，描述了仿真器的實現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現(xiàn)。 另外，需要特別指出的是，針對仿真器中普遍存在的調(diào)試難問題，本文從一線程序開發(fā)人員的角度，在調(diào)試模塊的設(shè)計中除了斷點設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實用性。 在文章的結(jié)尾，提出了仿真器的驗證方案，并按照該方案對仿真器進行了功能和性能上的驗證，最后對進一步的工作進行了展望。
標簽：
ARM
指令集
仿真器
上傳時間：
2013-08-02
上傳用戶：宋桃子
