quartus
quartusIIdesign是最高級和復雜的，用于system-on-a-programmable-chip(SOPC)的設(shè)計環(huán)境。
quartusIIdesign提供完善的timingclosure和LogicLock?基于塊的設(shè)計流程。
quartusIIdesign是唯一一個包括以timingclosure和基于塊的設(shè)計流為基本特征的programmablelogicdevice(PLD)的軟件。
quartusII設(shè)計軟件改進了性能、提升了功能性、解決了潛在的設(shè)計延遲等，在工業(yè)領(lǐng)域率先提供FPGA與mask-programmeddevices開發(fā)的統(tǒng)一工作流程。
