This document explains the pulse compression technique. Why it is required and how can it be used effectively. The pulse compression technique helps to increase the maximum range without sacrificing the range resolution and still the power requirement remains low.
標(biāo)簽： compression technique document explains
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：fnhhs
This is a paper describing Pulse Compression technique implemented in the Weather Radar system. This paper presents data examples from the radars and contrasts the use of pulse compression waveforms with more traditional non-modulated pulsed waveforms.
標(biāo)簽： This Compression implemented describing
上傳時(shí)間： 2017-08-25
上傳用戶(hù)：問(wèn)題問(wèn)題
generation of a pulse train
標(biāo)簽： generation pulse train of
上傳時(shí)間： 2017-08-28
上傳用戶(hù)：源碼3
The Periodic Pulse Signal in matlab
標(biāo)簽： Periodic Signal matlab Pulse
上傳時(shí)間： 2013-12-01
上傳用戶(hù)：z1191176801
LZMA pulse Audio Lib Data
標(biāo)簽： LZMA
上傳時(shí)間： 2015-06-11
上傳用戶(hù)：yindong9
BUCKBOOST電路原理分析uck變換器：也稱(chēng)降壓式變換器，是一種輸出電壓小于輸入電壓的單管不隔離直流變換器。 圖中，Q為開(kāi)關(guān)管，其驅(qū)動(dòng)電壓一般為PWM(Pulse、width、modulation脈寬調(diào)制)信號(hào)，信號(hào)周期為T(mén)s，則信號(hào)頻率為f=1/Ts，導(dǎo)通時(shí)間為T(mén)on，關(guān)斷時(shí)間為T(mén)off，則周期Ts=Ton+Toff，占空比Dy=、Ton/Ts。 Boost變換器：也稱(chēng)升壓式變換器，是一種輸出電壓高于輸入電壓的單管不隔離直流變換器。 開(kāi)關(guān)管Q也為PWM控制方式，但最大占空比Dy必須限制，不允許在Dy=1的狀態(tài)下工作。電感Lf在輸入側(cè)，稱(chēng)為升壓電感。Boost變換器也有CCM和DCM兩種工作方式 Buck/Boost變換器：也稱(chēng)升降壓式變換器，是一種輸出電壓既可低于也可高于輸入電壓的單管不隔離直流變換器，但其輸出電壓的極性與輸入電壓相反。Buck/Boost變換器可看做是Buck變換器和Bo
上傳時(shí)間： 2021-10-18
上傳用戶(hù)：
stm32f103c8t6單片機(jī)鏈接pulse sensor心率傳感器串口輸出心率
上傳時(shí)間： 2022-06-02
上傳用戶(hù)：canderile
本文以“機(jī)車(chē)車(chē)輛輪對(duì)動(dòng)態(tài)檢測(cè)裝置”為研究背景，以改進(jìn)提升裝置性能為目標(biāo)，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實(shí)現(xiàn)圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標(biāo)準(zhǔn)的基本系統(tǒng)。本文使用硬件描述語(yǔ)言Verilog，以RedLogic的RVDK開(kāi)發(fā)板作為硬件平臺(tái)，在開(kāi)發(fā)工具OUARTUS2 6.0和MODELSIM SE 6.1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。 數(shù)據(jù)采集部分完成的功能是將由模擬攝像機(jī)拍攝到的圖像信號(hào)進(jìn)行數(shù)字化，然后從數(shù)據(jù)流中提取有效數(shù)據(jù)，加以適當(dāng)裁剪，最后將奇偶場(chǎng)圖像數(shù)據(jù)合并成幀，存儲(chǔ)到存儲(chǔ)器中。數(shù)字化及碼流產(chǎn)生的功能由SAA7113芯片完成，由FPGA對(duì)SAA7113芯片初始化設(shè)置、控制，并對(duì)數(shù)字化后的數(shù)據(jù)進(jìn)行操作。 圖像處理算法部分考慮到實(shí)時(shí)性與算法復(fù)雜度等因素，從裝置的圖像處理流程中有選擇性地實(shí)現(xiàn)了直方圖均衡化、中值濾波與邊緣檢測(cè)三種圖像處理算法。 壓縮編碼部分依據(jù)JPEG標(biāo)準(zhǔn)基本系統(tǒng)順序編碼模式，在FPGA上實(shí)現(xiàn)了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數(shù)DPCM(Differential Pulse Code Modulation)編碼、交流系數(shù)RLC(Run Length code)編碼、霍夫曼編碼等主要步驟，最后用實(shí)際的圖像數(shù)據(jù)塊對(duì)系統(tǒng)進(jìn)行了驗(yàn)證。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：qazwsc
Control systems are becoming increasingly dependent on digital processing and so require sensors able to provide direct digital inputs. Sensors based on time measurement, having outputs based on a frequency or phase, have an advantage over conventional analogue sensors in that their outputs can be measured directly in digital systems by pulse counting.
上傳時(shí)間： 2013-10-08
上傳用戶(hù)：wuyuying
數(shù)字與模擬電路設(shè)計(jì)技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導(dǎo)體組件所構(gòu)成，雖然半導(dǎo)體組件高速、高頻化時(shí)會(huì)有EMI的困擾，不過(guò)為了充分發(fā)揮半導(dǎo)體組件應(yīng)有的性能，電路板設(shè)計(jì)與封裝技術(shù)仍具有決定性的影響。 模擬與數(shù)字技術(shù)的融合由于IC與LSI半導(dǎo)體本身的高速化，同時(shí)為了使機(jī)器達(dá)到正常動(dòng)作的目的，因此技術(shù)上的跨越競(jìng)爭(zhēng)越來(lái)越激烈。雖然構(gòu)成系統(tǒng)的電路未必有clock設(shè)計(jì)，但是毫無(wú)疑問(wèn)的是系統(tǒng)的可靠度是建立在電子組件的選用、封裝技術(shù)、電路設(shè)計(jì)與成本，以及如何防止噪訊的產(chǎn)生與噪訊外漏等綜合考慮。機(jī)器小型化、高速化、多功能化使得低頻/高頻、大功率信號(hào)/小功率信號(hào)、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數(shù)字電路，經(jīng)常出現(xiàn)在同一個(gè)高封裝密度電路板，設(shè)計(jì)者身處如此的環(huán)境必需面對(duì)前所未有的設(shè)計(jì)思維挑戰(zhàn)，例如高穩(wěn)定性電路與吵雜(noisy)性電路為鄰時(shí)，如果未將噪訊入侵高穩(wěn)定性電路的對(duì)策視為設(shè)計(jì)重點(diǎn)，事后反復(fù)的設(shè)計(jì)變更往往成為無(wú)解的夢(mèng)魘。模擬電路與高速數(shù)字電路混合設(shè)計(jì)也是如此，假設(shè)微小模擬信號(hào)增幅后再將full scale 5V的模擬信號(hào)，利用10bit A/D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結(jié)果造成10bit以上的A/D轉(zhuǎn)換器面臨無(wú)法順利運(yùn)作的窘境。另一典型實(shí)例是使用示波器量測(cè)某數(shù)字電路基板兩點(diǎn)相隔10cm的ground電位，理論上ground電位應(yīng)該是零，然而實(shí)際上卻可觀測(cè)到4.9mV數(shù)倍甚至數(shù)十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數(shù)字混合電路的grand所造成的話(huà)，要測(cè)得4.9 mV的信號(hào)根本是不可能的事情，也就是說(shuō)為了使模擬與數(shù)字混合電路順利動(dòng)作，必需在封裝與電路設(shè)計(jì)有相對(duì)的對(duì)策，尤其是數(shù)字電路switching時(shí)，ground vance noise不會(huì)入侵analogue ground的防護(hù)對(duì)策，同時(shí)還需充分檢討各電路產(chǎn)生的電流回路(route)與電流大小，依此結(jié)果排除各種可能的干擾因素。以上介紹的實(shí)例都是設(shè)計(jì)模擬與數(shù)字混合電路時(shí)經(jīng)常遇到的瓶頸，如果是設(shè)計(jì)12bit以上A/D轉(zhuǎn)換器時(shí)，它的困難度會(huì)更加復(fù)雜。
標(biāo)簽： 數(shù)字 模擬電路 設(shè)計(jì)技巧
上傳時(shí)間： 2013-11-16
上傳用戶(hù)：731140412
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
