Pseudo Code of Bee Colony Algorithm
標簽： Algorithm Pseudo Colony Code
上傳時間： 2013-12-12
上傳用戶：love_stanford
arc engine的符號庫管理源代碼，實現二次開發的符號庫管理
上傳時間： 2017-05-08
上傳用戶：leehom61
I designed the digital multi-function human-computer interaction of arc welding inverter power system
標簽： multi-function human-computer interaction designed
上傳時間： 2017-06-24
上傳用戶：wang0123456789
Fast DOA Estimation Algorithm using Pseudo Covariance Matrix的程序
標簽： Covariance Estimation Algorithm Pseudo
上傳時間： 2017-07-18
上傳用戶：wqxstar
A code for pseudo coloring the images
標簽： coloring pseudo images code
上傳時間： 2017-07-23
上傳用戶：hongmo
In this paper, the feasibility of replacing a chaos source by an equivalent digital pseudo-random generator realized using Linear Feedback Shift Register (LFSR) is studied. Particular emphasis is given on the digital implementation Piece-Wise Linear A ffine Maps (PWAM). As an application, an FPGA implementation of four different maps has been experimentally verifi ed in a FM-DCSK test radio system.
標簽： pseudo-random feasibility equivalent replacing
上傳時間： 2013-12-13
上傳用戶：從此走出陰霾
arc to arc cutting point python sample with tix - "interactive"
標簽： interactive arc cutting python
上傳時間： 2014-01-09
上傳用戶：SimonQQ
基于Arc-GIS-Engine-的GIS-開發的系統設計與實現這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
標簽： gis系統
上傳時間： 2021-12-30
上傳用戶：kingwide
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現，在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現場可編程門陣列 (Field Programmable Gate Array，FPGA)為平臺的硬件設計實現方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個系統的設計，通過了仿真與適配，完成了硬件調試；詳細地論述了系統總體框架及內部模塊設計，重點介紹了TD-ERCS算法實現單元的設計，并在系統中設計加入了異步串行接口，完善了整個系統的模塊化，可使系統嵌入到現有的各類密碼系統與設備中；基于FDELPHI編程環境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面，也為分析與測試硬件系統產生的CPRS提供了方便；同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統產生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。
上傳時間： 2013-06-20
上傳用戶：heart520beat
硬件電路設計之主芯片選型 平臺的選擇很多時候和系統選擇的算法是相關的，所以如果要提高架構，平臺的設計能力，得不斷提高自身的算法設計，復雜度評估能力，帶寬分析能力。 常用的主處理器芯片有：單片機，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，這些處理器的比較在網上有很多的文章，在這里不老生常談了，這里只提1個典型的主處理器選型案例
上傳時間： 2013-11-05
上傳用戶：HGH77P99
