隨著計算機技術的迅猛發展與后PC時代的到來，嵌入式系統已成為計算機領域的一個重要組成部分，并成為近年來新興的研究熱點。現今的嵌入式應用對嵌入式設備的性能提出了更高的要求，8/16位單片機所能提供的系統性能已經顯出不足。ARM7TDMI是一種高效，低功耗的RISC處理器。而S3C44BOX就是以該內核為核心的一款芯片，它集成了許多外圍設備，非常適合做嵌入式產品。 論文主要研究基于ARM處理器和μC/OS- II操作系統的嵌入式數據采集系統設計，主要內容包括以下幾方面： (1)介紹了ARM7 S3C44BOX體系結構和BootLoader的概念，并在參考開源BootLoader的基礎上進行了BootLoader的設計與實現； (2)深入研究了μC/OS-II的概念、特點，分析了μC/OS-II在ARM處理器上移植所需的條件，并經過剪裁后成功移植到ARM處理器上： (3)介紹了AD、多串口擴展、LCD和鍵盤4個模塊的硬件工作原理，著重開發了這4個模塊的驅動程序，并通過實驗驗證了多串口擴展、LCD和鍵盤這3個模塊的工作穩定性； (4)在ARM S3C44BOX和μC/OS-II操作系統基礎上，設計了多任務來實現4通道的數據采集。經過對采集數據的分析和系統的運行，可以驗證本數據采集系統運行的高效性和穩定性。
上傳時間： 2013-06-05
上傳用戶：sk5201314
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
現場可編程門陣列(FPGA)是一種可實現多層次邏輯器件。基于SRAM的FPGA結構由邏輯單元陣列來實現所需要的邏輯函數。FPGA中，互連線資源是預先定制的，這些資源是由各種長度的可分割金屬線，緩沖器和．MOS管實現的，所以相對于ASIC中互連線所占用的面積更大。為了節省芯片面積，一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級，可分割金屬線段的電阻相對于MOS管來說是可以忽略的，然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能，用HSPICE仿真模型雖可以獲得非常精確的結果，但是基于此模型需要花費太多的時間。這在基于時序驅動的工藝映射和布局布線以及靜態時序分析中都是不可行的。于是，非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連，而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管，Muhammad[15]采用導通電阻來代替MOS管，然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50％時的時延，而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延，然而他們都是用來計算RC互連時延。傳輸管是非線性器件，所以沒有一個固定的電阻，這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算，對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50％時延的等效電阻模型，然后在斜坡輸入的時候，給出斜坡輸入時的時延模型，并且給出等效電容的計算方法。結果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中，單個傳輸管能夠被用來作為互連線和互連線之間的連接，或者互連線和管腳之間的連接，如VPR把互連線和管腳作為布線資源，管腳只能單獨作為輸入或者輸出管腳，以致于它們不是一個線網的起點就是線網的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現象本身對性能提高不多)。本論文通過對dogleg現象進行了探索，并驗證了在使用SUBSET開關盒的情況下，dogleg能提高FPGA的布通率。
上傳時間： 2013-07-24
上傳用戶：yezhihao
基本信息 ·出版社：清華大學出版社 ·頁碼：360 頁 ·出版日期：2005年10月 ·ISBN：7302115095 ·條形碼：9787302115090 ·版本：第1版 ·裝幀：平裝 ·開本：16開 Pages Per Sheet -------------------------------------------------------------------------------- 內容簡介 《電子設計從零開始》全書分為三大部分，共17章。第1章至第8章深入淺出地介紹了模擬電路的相關知識；第9章至第11章是數字電路部分，介紹了一些基本概念和系統開發過程中經常使用的器件；從第12章到結束是以51單片機為例的單片機應用技術介紹，其中有大量的實例和完整的程序。 電子設計涉及的知識面廣、難度大，初學者往往不知從何入手。《電子設計從零開始》結合了作者多年的學習與輔導經驗，全面系統地介紹了進行電子設計與制作所需要的各種知識，包括模擬電路、數字電路和單片機應用基礎，并結合Multisim仿真軟件對大部分實例進行了演示。 -------------------------------------------------------------------------------- 編輯推薦 《電子設計從零開始》通過“講故事”的形式將這三部分內容逐步展開，并結合電路仿真軟Multisim 2001對一些實例進行了演示和驗證。著眼技術的應用，并不苛求計算和深刻的理論理解正是《電子設計從零開始》編寫時的目的；講求通俗易懂，在閱讀時應當注意提取知識點和實例中蘊含的技巧。書中還有一個特點就是插圖豐富，這對理解所講內容是很有幫助的。 《電子設計從零開始》適合電類本、專科學生作為全面掌握電子設計基礎知識的參考書；也可作為無線電愛好者的實例參考用書；對于學有余力的非電類工科學生以及對電子設計感興趣的中學生朋友來說，也是一本很好的全面了解電子設計基礎知識的入門讀物。 -------------------------------------------------------------------------------- 目錄 第一章 走進電子技術 第二章 收音機里蘊含知識 第三章 制作第一件電子作品 第四章 從擴音機中學放大器 第五章 制作一臺多媒體音箱 第六章 振蕩器豐富多彩 第七章 集成電路ABC 第八章 傳感器及其他器件 第九章 數字啟航 第十章 邏輯門應用 第十一章 翻轉與計數 第十二章 單片機就在我們身邊 第十三章 單片機和LED 第十四章 單片機下命令 第十五章 跑馬燈 第十六章 馬表與時鐘 第十七章 采集我們的聲音 附錄A Multisim2001的安裝 附錄B Multisim2001的菜單欄 附錄C Multisim2001中的虛擬儀表 附錄D 數字電路綜合設計——數字鐘 附錄E ASCⅡ碼表 參考文獻 ……
上傳時間： 2013-06-05
上傳用戶：HGH77P99
FPGA實現 DDS_講的非常詳細,師兄的一片論文
上傳時間： 2013-08-09
上傳用戶：caixiaoxu26
摘要:單片機課程教學的實踐性強,首先分析了目前單片機實驗教學的實際情況;為了提高單片機實驗的教學效果、培養學生的實驗技能和創新能力,在此引入了Keil和Proteus兩個軟件,將兩者結合起來用于單片機的仿真實驗,它們的特點分別是電子元件豐富、支持第三方的軟件編輯、強大的原理圖繪制功能和系統資源豐富、硬件投入少、形象直觀等,最后通過彩燈循環的實驗教學實例說明仿真的效果,并以此證明用仿真實驗在單片機實驗教學改革中的良好效果。關鍵字:單片機;實驗教學;仿真;Keil;Proteus
上傳時間： 2013-11-14
上傳用戶：wawjj
電路連接 由于數碼管品種多樣，還有共陰共陽的，下面我們使用一個數碼管段碼生成器（在文章結尾） 去解決不同數碼管的問題： 本例作者利用手頭現有的一位不知品牌的共陽數碼管：型號D5611 A/B，在Eagle 找了一個 類似的型號SA56-11，引腳功能一樣可以直接代換。所以下面電路圖使用SA56-11 做引腳說明。 注意： 1. 將數碼管的a~g 段，分別接到Arduino 的D0~D6 上面。如果你手上的數碼管未知的話，可以通過通電測量它哪個引腳對應哪個字段，然后找出a~g 即可。 2. 分清共陰還是共陽。共陰的話，接220Ω電阻到電源負極；共陽的話，接220Ω電阻到電源+5v。 3. 220Ω電阻視數碼管實際工作亮度與手頭現有原件而定，不一定需要準確。 4. 按下按鈕即停。 源代碼 由于我是按照段碼生成器默認接法接的，所以不用修改段碼生成器了，直接在段碼生成器選擇共陽極，再按“自動”生成數組就搞定。 下面是源代碼，由于偷懶不用寫循環，使用了部分AVR 語句。 PORTD 這個是AVR 的端口輸出控制語句，8 位對應D7~D0，PORTD=00001001 就是D3 和D0 是高電平。 PORTD = a;就是找出相應的段碼輸出到D7~D0。 DDRD 這個是AVR 語句中控制引腳作為輸出/輸入的語句。DDRD = 0xFF;就是D0~D7 全部 作為輸出腳了。 ARDUINO CODECOPY /* Arduino 單數碼管骰子 Ansifa 2011-12-28 */ //定義段碼表，表中十個元素由LED 段碼生成器生成，選擇了共陽極。 inta[10] = {0xC0, 0xF9, 0xA4, 0xB0, 0x99, 0x92, 0x82, 0xF8, 0x80, 0x90}; voidsetup() { DDRD = 0xFF; //AVR 定義PortD 的低七位全部用作輸出使用。即0xFF=B11111111對 應D7~D0 pinMode(12, INPUT); //D12用來做骰子暫停的開關 } voidloop() { for(int i = 0; i < 10; i++) { //將段碼輸出PortD 的低7位，即Arduino 的引腳D0~D6，這樣需要取出PORTD 最高位，即 D7的狀態，與段碼相加，之后再輸出。 PORTD = a[i]; delay(50); //延時50ms while(digitalRead(12)) {} //如果D12引腳高電平，則在此死循環,暫停LED 跑 動 } }
上傳時間： 2013-10-15
上傳用戶：baitouyu
對於許多電子子繫統而言，比如：VFD (真空熒光顯示屏)、TFT-LCD、GPS 或 DSL 應用，僅采用一個簡單的降壓或升壓型 DC/DC 轉換器並不能滿足其要求
上傳時間： 2014-12-24
上傳用戶：nostopper
AL-LJ(K)系列零序電流互感器 保定奧蘭電氣科技有限責任公司生產的AL-LJ(K)系列零序電流互感器經電力工業部電氣設備質量檢測中心檢測，質量優于國標GB1208-1997《電流互感器》，具有精度高，線性度好，運行可靠，安裝方便，外型美觀等特點。 零序電流互感器（電纜型）的孔徑范圍為Ф40～Ф360，有各種容量、變比、準確限值系數，可與小電流接地選線裝置、繼電器、儀表等配套使用，實現對系統的檢測和保護。裝置具有靈敏度高，線性度好等優點。產品分整體式和組合式兩類。互感器采用工程塑料外殼、樹脂澆注全密封；外型美觀、安裝方便、節省安裝空間、規格品種多，可適用各種保護裝置和電力系統各種運行方式（中性點接地，中性點不接地，大電阻接地，小電阻接地和消弧線圈接地）的需要。 空格：用于小電流接地選線裝置 A：與DD11/60型繼電器配合使用 J：用于微機型繼電保護 B：與DL11/0.2型繼電器配合使用 保定市奧蘭電氣科技有限責任公司開發生產的零序電流互感器是一種套在電纜上的CT，它的一次繞組為穿過CT內孔的三相一次導體電纜，它的一次電流是一次三相電流的向量和（在正常、三相平衡時為0），當發生一次系統單相接地時三相平衡關系被打破，這時零序電流互感器的二次就有電流輸出，供給保護裝置，實現保護和監控。 零序電流互感器的一次絕緣就是電纜自身絕緣，所以這種零序電流互感器可以套在任一電壓等級的電纜上。
標簽： 零序電流互感器
上傳時間： 2013-10-30
上傳用戶：fengzimili
