本研究針對目標識別等系統中由于載機轉動而使目標圖像發生旋轉，給測量及人眼觀察帶來的影響，因此需要對目標圖像進行實時的反旋轉處理，對目前出現的消像旋技術進行分析和比較，選擇從電子學消旋方法出發，研究圖像消像旋的方法，并給出了基于FPGA的實時消像旋系統的完整結構和相應的算法設計。 本文在對電子圖像消旋原理的深入分析的基礎上，設計并利用Visual C++6.0軟件仿真實現了一種優化的快速旋轉算法，再利用后插值處理保證了圖像的質量；構建了以ACEX EP1K100為核心的數字圖像實時消像旋系統，利用VHDL硬件描述語言實現了整個消像旋算法的FPGA設計。該系統利用高速相機和Camera Link接口傳輸圖像，提高了系統的運行速度。利用QuartusII和Matlab軟件對整個算法設計進行混合仿真實驗。實驗結果表明，該系統能夠成功地對采集到的灰度圖像進行消像旋處理，旋轉后的圖像清晰穩定，像素誤差小于一個像素，而且對于視頻信號只有一幀的延時不到20ms，達到系統參數要求。
上傳時間： 2013-07-04
上傳用戶：MATAIYES
對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大，需要采用先進的視頻編解碼協議進行處理，進而實現檢測現場的實時監控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網絡親和性，而被廣泛研究與應用。H．264/AVC采用了先進的算法，主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風 II開發板作為硬件平臺，在開發工具QUARTUSII 6．0和MODELSIM_SE 6．1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現視頻圖像采集、存儲、顯示以及實現H．264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統設計的首選，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統的設計方法，加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等，然后對靜態圖像及視頻圖像的編解碼進行詳細的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進行大量的實驗，對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺，進行視頻圖像的采集存儲、顯示分析，其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT．601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；最后運用verilog語言實現H．264/AVC部分算法，并進行功能仿真，得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程，詳細研究了H．264/AVC算法，并運用硬件語言實現了部分算法，對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
本項目完成的是基于中國“數字電視地面廣播傳輸系統幀結構、信道編碼和調制”國家標準的發射端系統FPGA設計與實現。在本設計中，系統采用了Stratix系列的EP1S80F1020C5 FPGA為基礎構建的主硬件處理平臺。對于發射端系統，數據處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理(OFDM調制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設計實現的。其中關鍵技術：TDS-OFDM技術及其和絕對時間同步的復幀結構、信號幀的頭和幀體保護技術、低密度校驗糾錯碼(LDPC)等，體現了國標的自主創新特點，為數字電視領域首次采用。其硬件實現，亦尚未有具體產品參考。 本文首先介紹了當今國內外數字電視的發展現狀，中國數字電視地面廣播傳輸國家標準的頒布背景。并對國標系統技術原理框架，發端系統的整體結構以及FPGA設計的相關知識進行了簡要介紹。在此基礎上，第三章重點、詳細地介紹了基于FPGA實現的發射端系統各主要功能模塊的具體結構設計，論述了系統中各功能模塊的FPGA設計和實現，包括設計方案、算法和結構的選取、FPGA實現、仿真分析等。第四章介紹了對整個系統的級連調試過程中，對系統結構進行的優化調整，并對級連后的整個系統的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有： 1.閱讀相關資料，了解并分析國標系統的技術結構和原理，分解其功能模塊。 2.制定了基于國標的發端系統FPGA實現的框架及各模塊的接口定義。 3.調整和改進了3780點IFFT OFDM調制模塊及滾降濾波器模塊的FPGA設計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設計和驗證。 5.在系統級連調試中，利用各模塊數據結構特點，優化系統模塊結構。 6.完成了整個發射端系統FPGA部分的調試、分析和驗證。
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
隨著TD—SCDMA技術的不斷發展，TD—SCDMA系統產品也逐步成熟并隨之完善。產品家族日益豐富，室內型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產品逐步問世，可以滿足不同場景的建網需求。而分布式基站(BBU+RRU)越來越多地受到業界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(RRU)和軟件無線電技術的發展入手，重點研究TD—SCDMA頻點拉遠系統的FPGA設計與實現。TD—SCDMA通信系統通過靈活分配不同的上下行時隙，實現業務的不對稱性，但是多路數字中頻所構成的系統成本高和控制的復雜性，以及TDD雙工模式下，系統的峰均比隨時隙數增加而增加，對整個頻點拉遠系統的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統的峰均比，有效降低系統對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現，DUC主要由3倍FIR內插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片FPGA實現，能很好提高RRU性能，減少其硬件結構，降低成本，降低功耗，增加外部環境的穩定性。
上傳時間： 2013-07-20
上傳用戶：rishian
碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景，研究了突發通信傳輸模式下的全數字接收機中位同步方法，并予以實現。 本文系統地論述了位同步原理，在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標，為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足，接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發形式下的位同步，并在FPGA上予以實現，效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法，進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程，滿足系統要求。
上傳時間： 2013-04-24
上傳用戶：yare
在當今的廣播系統中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現象。這種缺陷經人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術應運而生。同時，視頻信號本身的低幀頻也會導致行抖動、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區域上去從而產生較好的主觀圖象質量。而為了適應不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數和每行像素數進行變換。因此去隔行、幀頻轉換、分辨率變換成為視頻格式轉換的基本內容。 FPGA 的出現是VLSI技術和EDA技術發展的結果。FPGA器件集成度高、體積小，具有通過用戶編程實現專門應用的功能。它允許電路設計者利用基于計算機的開發平臺，經過設計輸入、仿真、測試和校驗，直到達到預期的結果。使用FPGA器件可以大大縮短系統的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產品集成芯片級產品，從而降低了功耗，提高了可靠性，同時還可以很方便的對設計進行在線修改。 該文在介紹了視頻格式轉換中的主要算法后，重點對去隔行、幀頻轉換、分辨率變換的FPGA綜合實現方案進行了由簡單到復雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運動補償的解決方案。最簡解決方案利用線性算法將去隔行，幀頻轉換，分辨率變換三項處理同時實現，達到FPGA內部資源和外部RAM耗用量都為最小的要求，是后續復雜方案的基礎。其中去隔行采用場合并方式，幀頻轉換采用幀重復方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區域的判斷，靜止區域的輸出像素值直接選用相應位置的已存輸入數據，非靜止區域的輸出像素值通過對已存輸入數據進行非線性運算得出。基于運動補償的解決方案在對靜止區域進行判斷和處理的基礎上，對欲生成的變頻后的場間插值幀進行運動估計，根據運動矢量得出非靜止區域的輸出像素值。其中為求得輸入場間相應時間位置上的插值幀輸出數據，該方案采用了自定義的前后向塊匹配運動估計方式，通過對三步搜索算法的高效實現，將SAD 值進行比較得出運動矢量。
上傳時間： 2013-07-19
上傳用戶：米卡
圖像縮放在圖像處理領域中，發揮著重要作用。圖像的分辨率調整和格式變換，都需要用到圖像縮放技術。隨著多媒體技術和大規模集成電路的發展，利用硬件實現視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實現。傳統的插值算法由于實現原理的局限性，在縮放時容易引起邊緣鋸齒或細節模糊現象。針對傳統插值算法的這個不足，出現了許多基于邊緣改進的算法。但這些算法一般只能完成2k倍數插值，無法真正做到基于邊緣的無級縮放。 為了實現基于邊緣改進的無級縮放，本文做了如下五個方面的研究工作： 1.系統回顧了圖像縮放技術，包括傳統圖像縮放技術和多邊緣檢測插值，分析了這些圖像縮放技術的優缺點。 2.重點研究了新興的方向多項式插值算法，該算法能夠真正完成基于邊緣改進的無級縮放。 3.提出改進的方向多項式插值算法(IOPI算法)，該算法針對硬件實現，做了兩個方面改進：提出EDV算法，簡化邊緣方向的確定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦區域縮放效果。其中的EDV算法通過加減、比較模塊，完成邊緣方向的確定。相比原算法中的乘除法、直方圖計算，大大簡化了硬件實現，降低了硬件實現成本。A-Cubic6算法利用查找表簡化了Cubic6點插值算法的實現，而且明顯改善了非邊緣區域的縮放效果。 4.研究縮放算法與圖像質量的評價方法。比較、分析各算法的軟件仿真結果，得出結論：本文提出的IOPI算法在平坦區域和邊緣區域都具有比其它算法更突出的效果。 5.結合實時視頻處理要求，研究了IOPI算法的FPGA實現。已完成最近鄰域插值和A-Cubic6算法的FPGA實現，可以在硬件平臺上穩定工作。
上傳時間： 2013-06-05
上傳用戶：2728460838
建立在數據率轉換技術之上的寬帶數字偵察接收機要求能夠實現高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數據率轉換技術是寬帶數字偵察接收機關鍵技術之一，是解決寬帶數字接收機中前端高速ADC采樣的高速數據流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數字下變頻技術，是實現數據率轉換系統的關鍵技術。本文首先介紹了寬帶數字偵察接收關鍵技術之一的數據率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統硬件實現。論文主要工作如下： (1)分析了現代電子偵察環境下的信號特征，指出寬帶數字接收機必須滿足寬監視帶寬、流水作業以及近實時的響應時間。給出了一種頻率引導式的數字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數據率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，FPGA硬件實現容易。 (6)基于現代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。
上傳時間： 2013-06-02
上傳用戶：youke111
本項目完成的是中國地面數字電視融合方案發端系統的FPGA設計與實現。采用Stratix系列的EP1S80F1020C5FPGA為基礎構建了主硬件處理平臺。系統中能量擴散、LDPC編碼、符號交織、星座映射、同步PN頭插入、3780點IFFTOFDM調制以及信號成形4倍插值滾降濾波器等都是基于FPGA硬件設計實現的。本文首先介紹了數字電視的發展現狀，融合方案發端系統的整體結構以及FPGA設計的相關知識。第三章重點、詳細地介紹了基于FPGA的融合方案發端系統除LDPC編碼部分的各個模塊的具體實現，并對級連后的整個系統的性能進行了仿真、分析和驗證。第四章簡要介紹了與融合方案發端系統結構類似的一個窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計，并對該測試平臺的性能進行了分析驗證。我在項目中完成的工作主要有： 1.閱讀相關文獻資料，了解中國地面數字電視融合方案的整體結構和原理。 2.制定了整個發端系統FPGA實現的框架以及各模塊的接口定義。 3.完成了3780點IFFTOFDM的FPGA設計和驗證。 4.完成了4倍插值169階滾降濾波器的算法改進和FPGA設計與驗證。 5.完成了整個融合方案系統的功能仿真、分析和驗證。 6.完成了窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計以及仿真、驗證。
上傳時間： 2013-07-05
上傳用戶：qq521
本文研究特種LCD的圖像處理方法和FPGA實現方案，并研制出基于FPGA的若干實際應用系統，有效地解決目前存在的問題。本文主要研究內容為： (1)給出一種基于彩色空間變換的色彩調整方法，在YCrCb空間內實現亮度和色度分離，避免了RGB空間兩者同時變化造成偏色和失真的現象，并在FPGA內采用流水線結構改進3階矩陣運算的邏輯結構，節省出2/3的邏輯資源，提高了模塊的最高運行速度。 (2)研究利用FPGA實現圖像實時縮放處理的方法，選擇能夠滿足特種LCD要求的雙線性插值法作為研究對象，實時計算插值系數dx和dy，并采用流水線結構進行插值計算，僅使用FPGA中的3個雙端口RAM來緩沖圖像數據，沒有外擴大容量幀存儲器，降低了成本，提高特種LCD的系統兼容性。 (3)設計一種針對特種LCD更為簡捷、有效的隔行轉逐行掃描的實現方案，即利用圖像實時縮放的方法，把一場圖像縮放到LCD的分辨率，實現復合視頻圖像在LCD的“滿屏”顯示，改善現有特種LCD在顯示隔行掃描的復合視頻信號時，遇到圖像信息丟失或顯示效果不佳的問題。 (4)設計出一種基于字符和位圖的數字OSD控制核，合理使用分布式RAM和塊RAM兩種邏輯資源來存儲字符和位圖信息，OSD圖像由數字邏輯自動合成，編程簡單靈活，使特種LCD的參數調整更加方便。 (5)研制成功基于FPGA的特種LCD顯示控制板，能顯示三種分辨率640×480，800×600，1024×768的圖像信號；支持寬范圍的亮度、對比度、顯示位置等參數的實時調整，并提供全功能的透明OSD菜單進行指示。 (6)研制成功基于FPGA的特種LCD圖像調節板，用于對某型號機載特種LCD進行改造，增加寬范圍的亮度、對比度、圖像顯示位置的實時調整功能，提供無信號輸入檢測與OSD指示功能，提高圖像顯示的性能，通過了環境溫度試驗與性能測試，并已裝機。 (7)研制成功基于DSP和FPGA的圖像采集顯示板，實現了對全分辨率復合視頻信號進行25幀/秒的實時采集和顯示，在DSP內使用“三幀”輪換的圖像數據緩沖方法提高了系統的實時處理能力，使之能夠完成一定復雜度的實時圖像處理。
上傳時間： 2013-06-12
上傳用戶：ivan-mtk
