課程的教學目標與任務 本課程的教學目標主要以Infineon C167-CS單片機為例介紹XC166系列單片機的體系結構和軟/硬件開發(fā)環(huán)境，通過幾個典型的實驗，使大家初步掌握XC166系列單片機的硬件構成、軟件開發(fā)以及系統(tǒng)的綜合調試方法。
上傳時間： 2013-10-09
上傳用戶：松毓336
概述 CH341是一個USB總線的轉接芯片，通過USB 總線提供異步串口、打印口、并口以及常用的 2線和4線等同步串行接口。 在異步串口方式下，CH341提供串口發(fā)送使能、串口接收就緒等交互式的速率控制信號以及常用的MODEM聯(lián)絡信號，用于將普通的串口設備直接升級到 USB 總線。 在打印口方式下，CH341提供了兼容USB相關規(guī)范和 Windows操作系統(tǒng)的標準 USB打印口，用于將普通的并口打印機直接升級到USB總線。 在并口方式下，CH341提供了EPP方式或MEM方式及 BUS擴展方式的 8位并行接口，用于在不需要單片機/DSP/MCU 的環(huán)境下，直接輸入輸出數(shù)據(jù)。 除此之外，CH341A 芯片還支持一些常用的同步串行接口，例如 2 線接口（SCL 線、SDA 線）和 4線接口（CS線、CLK線、DIN線、DOUT線）等。
上傳時間： 2014-12-27
上傳用戶：yanyangtian
基于HT49的MCU控制HT93LC46的讀寫 HT93LC46EEPROM 是Holtek 制造的1K 位系列的EEPROM（電子可擦除只讀存儲器），一般它用于微控制器的固定數(shù)據(jù)的存儲。在本文中，我們將以Holtek 公司8 位微控制器HT49 系列為例，介紹該芯片常用的操作功能代碼。用戶只需把代碼加到程序中，并且在使用HT93LC46 之前將引腳CS/SK/DI/DO 連接即可。
上傳時間： 2013-11-02
上傳用戶：笨小孩
HT48 HT46 MCU與HT93LC46 EEPROM的通信文件編碼：HA0003s介紹：HT93LC46EEPROM 是Holtek 制造的1K 位系列的EEPROM（電可擦除只讀存儲器），一般它用于微控制器的固定數(shù)據(jù)的存儲。在本文中，我們將以Holtek 公司8 位微控制器為例，介紹該芯片常用的操作功能代碼。用戶只需把代碼加到程序中，并且在使用HT93LC46 之前將引腳CS/SK/DI/DO連接即可。
上傳時間： 2013-11-11
上傳用戶：風行天下
The CAT25128 is a 128−Kb Serial CMOS EEPROM device internally organized as 16Kx8 bits. This features a 64−byte page write buffer and supports the Serial Peripheral Interface (SPI) protocol. The device is enabled through a Chip Select (CS) input. In addition, the required bus signals are clock input (SCK), data input (SI) and data output (SO) lines. The HOLD input may be used to pause any serial communication with the CAT25128 device. The device featuressoftware and hardware write protection, including partial as well as full array protection.
上傳時間： 2013-11-15
上傳用戶：fklinran
高性能可編程DMA控制接口82C37A-54.1 概述對象實體：直接存儲器訪問（DMA）控制接口芯片82C37A-5芯片的特點：1、管腳引線與NMOS 8237A-5兼容。2、允許/禁止單獨DMA請求控制。3、頻率從0~5MHz區(qū)間全靜態(tài)設計。4、低電平操作。 5、4個各自獨立的DMA通道并獨立的進行初始化。6、存儲器到存儲器之間傳送。7、存儲器模塊初始化處理。8、地址的增量和減量。9、傳送速率可達1.6MB/s.10、可直接擴展成任意數(shù)量的通道。11 、終止傳送的過程即輸入結束。12、軟件請求。13、獨立信號DREQ和信號DACK的極性控制。4.2 82C37A-5的體系結構4.2.1 基本結構描述1. 82C37A-5內部配備了規(guī)模為344位的內部存儲器，它是以寄存器的形式出現(xiàn)的。2. 配有3個基本的控制模塊： （1）定時及控制模塊； （2）優(yōu)先級編碼及循環(huán)優(yōu)先級控制模塊；（3）命令控制模塊； 3. 12個不同類型的寄存器 。圖 4-1 82C37A-5結構圖EOP# A0~A3RESETCS#. IOW# DREQ0~DREQ3HLDAHRQ DB0~DB7DACK0~DACK3
上傳時間： 2013-10-21
上傳用戶：ming52900
PC機之間串口通信的實現(xiàn)一、實驗目的 １．熟悉微機接口實驗裝置的結構和使用方法。 ２．掌握通信接口芯片8251和8250的功能和使用方法。 ３．學會串行通信程序的編制方法。 二、實驗內容與要求 １．基本要求主機接收開關量輸入的數(shù)據(jù)（二進制或十六進制），從鍵盤上按“傳輸”鍵（可自行定義），就將該數(shù)據(jù)通過8251A傳輸出去。終端接收后在顯示器上顯示數(shù)據(jù)。具體操作說明如下：（１）出現(xiàn)提示信息“start with R in the board!”，通過調整乒乓開關的狀態(tài)，設置8位數(shù)據(jù)；（２）在小鍵盤上按“R”鍵，系統(tǒng)將此時乒乓開關的狀態(tài)讀入計算機I中，并顯示出來，同時顯示經(jīng)串行通訊后，計算機II接收到的數(shù)據(jù)；（３）完成后，系統(tǒng)提示“do you want to send another data? Y/N”，根據(jù)用戶需要，在鍵盤按下“Y”鍵，則重復步驟（1），進行另一數(shù)據(jù)的通訊；在鍵盤按除“Y”鍵外的任意鍵，將退出本程序。２．提高要求 能夠進行出錯處理，例如采用奇偶校驗，出錯重傳或者采用接收方回傳和發(fā)送方確認來保證發(fā)送和接收正確。 三、設計報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單５．設計結果和體會（包括遇到的問題及解決的方法） 四、8251A通用串行輸入/輸出接口芯片由于CPU與接口之間按并行方式傳輸，接口與外設之間按串行方式傳輸，因此，在串行接口中，必須要有“接收移位寄存器”（串→并）和“發(fā)送移位寄存器”（并→串）。能夠完成上述“串←→并”轉換功能的電路，通常稱為“通用異步收發(fā)器”（UART：Universal Asynchronous Receiver and Transmitter）,典型的芯片有：Intel 8250/8251。8251A異步工作方式：如果8251A編程為異步方式，在需要發(fā)送字符時，必須首先設置TXEN和CTS#為有效狀態(tài)，TXEN(Transmitter Enable)是允許發(fā)送信號，是命令寄存器中的一位；CTS#(Clear To Send)是由外設發(fā)來的對CPU請求發(fā)送信號的響應信號。然后就開始發(fā)送過程。在發(fā)送時，每當CPU送往發(fā)送緩沖器一個字符，發(fā)送器自動為這個字符加上1個起始位，并且按照編程要求加上奇／偶校驗位以及1個、1.5個或者2個停止位。串行數(shù)據(jù)以起始位開始，接著是最低有效數(shù)據(jù)位，最高有效位的后面是奇／偶校驗位，然后是停止位。按位發(fā)送的數(shù)據(jù)是以發(fā)送時鐘TXC的下降沿同步的，也就是說這些數(shù)據(jù)總是在發(fā)送時鐘TXC的下降沿從8251A發(fā)出。數(shù)據(jù)傳輸?shù)牟ㄌ芈嗜Q于編程時指定的波特率因子，為發(fā)送器時鐘頻率的1、1/16或1/64。當波特率指定為16時，數(shù)據(jù)傳輸?shù)牟ㄌ芈示褪前l(fā)送器時鐘頻率的1/16。CPU通過數(shù)據(jù)總線將數(shù)據(jù)送到8251A的數(shù)據(jù)輸出緩沖寄存器以后，再傳輸?shù)桨l(fā)送緩沖器，經(jīng)移位寄存器移位，將并行數(shù)據(jù)變?yōu)榇袛?shù)據(jù)，從TxD端送往外部設備。在8251A接收字符時，命令寄存器的接收允許位RxE(Receiver Enable)必須為1。8251A通過檢測RxD引腳上的低電平來準備接收字符，在沒有字符傳送時RxD端為高電平。8251A不斷地檢測RxD引腳，從RxD端上檢測到低電平以后，便認為是串行數(shù)據(jù)的起始位，并且啟動接收控制電路中的一個計數(shù)器來進行計數(shù)，計數(shù)器的頻率等于接收器時鐘頻率。計數(shù)器是作為接收器采樣定時，當計數(shù)到相當于半個數(shù)位的傳輸時間時再次對RxD端進行采樣，如果仍為低電平，則確認該數(shù)位是一個有效的起始位。若傳輸一個字符需要16個時鐘，那么就是要在計數(shù)8個時鐘后采樣到低電平。之后，8251A每隔一個數(shù)位的傳輸時間對RxD端采樣一次，依次確定串行數(shù)據(jù)位的值。串行數(shù)據(jù)位順序進入接收移位寄存器，通過校驗并除去停止位，變成并行數(shù)據(jù)以后通過內部數(shù)據(jù)總線送入接收緩沖器，此時發(fā)出有效狀態(tài)的RxRDY信號通知CPU，通知CPU8251A已經(jīng)收到一個有效的數(shù)據(jù)。一個字符對應的數(shù)據(jù)可以是5～8位。如果一個字符對應的數(shù)據(jù)不到8位，8251A會在移位轉換成并行數(shù)據(jù)的時候，自動把他們的高位補成0。 五、系統(tǒng)總體設計方案根據(jù)系統(tǒng)設計的要求，對系統(tǒng)設計的總體方案進行論證分析如下：1．獲取8位開關量可使用實驗臺上的8255A可編程并行接口芯片，因為只要獲取8位數(shù)據(jù)量，只需使用基本輸入和8位數(shù)據(jù)線，所以將8255A工作在方式0，PA0-PA7接實驗臺上的8位開關量。2．當使用串口進行數(shù)據(jù)傳送時，雖然同步通信速度遠遠高于異步通信，可達500kbit/s，但由于其需要有一個時鐘來實現(xiàn)發(fā)送端和接收端之間的同步，硬件電路復雜，通常計算機之間的通信只采用異步通信。3．由于8251A本身沒有時鐘，需要外部提供，所以本設計中使用實驗臺上的8253芯片的計數(shù)器2來實現(xiàn)。4：顯示和鍵盤輸入均使用DOS功能調用來實現(xiàn)。設計思路框圖，如下圖所示： 六、硬件設計硬件電路主要分為8位開關量數(shù)據(jù)獲取電路，串行通信數(shù)據(jù)發(fā)送電路，串行通信數(shù)據(jù)接收電路三個部分。1．8位開關量數(shù)據(jù)獲取電路該電路主要是利用8255并行接口讀取8位乒乓開關的數(shù)據(jù)。此次設計在獲取8位開關數(shù)據(jù)量時采用8255令其工作在方式0，A口輸入8位數(shù)據(jù)，CS#接實驗臺上CS1口，對應端口為280H-283H，PA0-PA7接8個開關。2．串行通信電路串行通信電路本設計中8253主要為8251充當頻率發(fā)生器，接線如下圖所示。
上傳時間： 2013-12-19
上傳用戶：小火車啦啦啦
基于AT89C2051的紅外遙控學習器源程序6 源程序 ORG 0000H AJMP MAIN ORG 0003H AJMP KEYPRESS ORG 000BH AJMP TIMEOUT ORG 001BH AJMP TIMEOUT SENDDUAN BIT P3.0 JIEDUAN BIT P3.1 INTRPO BIT P3.2 JIEXUAN BIT P3.3 SENDLIGHT BIT P3.4 JIELIGHT BIT P3.5 CS BIT P3.7 DATADUAN BIT P1.6 CLK BIT P1.7 JIANWEI EQU R5 JIANMA EQU R6 SHANGJIAN EQU 07H;R7 OPENKEY EQU 81H CLOSEKEY EQU 00H CHUT0 EQU 11H CHUT1 EQU 11H BUFBEGIN EQU 18H OPENT1 EQU 88H CLOSET1 EQU 00H OPENT0 EQU 82H CLOSET0 EQU 00H DATABEG1 EQU 0AAH DATABEG2 EQU 33H ORG 0030HMAIN: MOV IE,#80H MOV IP,#00H MOV P3,#0FFH CLR CS SETB P1.0 SETB P1.1 SETB P1.2 CLR P1.3 CLR P1.4 CLR P1.5 CLR P1.6 CLR P1.7 MOV R3,#80H MOV R0,00HCYCLE1: MOV @R0,#00H INC R0 DJNZ R3,CYCLE1 MOV PSW,#00H MOV SP,#07H MOV TMOD,#11H MOV TCON,#00H START: MOV SP,#07H SETB SENDDUAN CLR F0 SETB EXOWAITKEY: MOV C,F0 JNC WAITKEY CJNC JIANMA,#1BH,SEND LCALL LEARNP LJMP STARTSEND: LCALL SENDP LJMP START SENDP: SETB SENDDUAN CLR F0 MOV TMOD,#CHUT1
上傳時間： 2013-10-15
上傳用戶：lyy1234
微型計算機課程設計論文—通用微機發(fā)聲程序的匯編設計 本文講述了在微型計算機中利用可編程時間間隔定時器的通用發(fā)聲程序設計，重點講述了程序的發(fā)聲原理，節(jié)拍的產(chǎn)生，按節(jié)拍改變的動畫程序原理，并以設計一個簡單的樂曲評分程序為引子，分析程序設計的細節(jié)。關鍵字：微機 8253 通用發(fā)聲程序 動畫技術 直接寫屏 1. 可編程時間間隔定時器8253在通用個人計算機中，有一個可編程時間間隔定時器8253，它能夠根據(jù)程序提供的計數(shù)值和工作方式,產(chǎn)生各種形狀和各種頻率的計數(shù)/定時脈沖,提供給系統(tǒng)各個部件使用。本設計是利用計算機控制發(fā)聲的原理,編寫演奏樂曲的程序。 在8253/54定時器內部有3個獨立工作的計數(shù)器:計數(shù)器0,計數(shù)器1和計數(shù)器2,每個計數(shù)器都分配有一個斷口地址,分別為40H,41H和42H.8253/54內部還有一個公用的控制寄存器,端地址為43H.端口地址輸入到8253/54的CS,AL,A0端,分別對3個計數(shù)器和控制器尋址. 對8353/54編程時,先要設定控制字,以選擇計數(shù)器,確定工作方式和計數(shù)值的格式.每計數(shù)器由三個引腳與外部聯(lián)系,見教材第320頁圖9-1.CLK為時鐘輸入端,GATE為門控信號輸入端,OUT為計數(shù)/定時信號輸入端.每個計數(shù)器中包含一個16位計數(shù)寄存器,這個計數(shù)器時以倒計數(shù)的方式計數(shù)的,也就是說,從計數(shù)初值逐次減1,直到減為0為止. 8253/54的三個計數(shù)器是分別編程的,在對任一個計數(shù)器編程時,必須首先講控制字節(jié)寫入控制寄存器.控制字的作用是告訴8253/54選擇哪個計數(shù)器工作,要求輸出什么樣的脈沖波形.另外,對8253/54的初始化工作還包括,向選定的計數(shù)器輸入一個計數(shù)初值,因為這個計數(shù)值可以是8為的,也可以是16為的,而8253/5的數(shù)據(jù)總線是8位的,所以要用兩條輸出指令來寫入初值.下面給出8253/54初始化程序段的一個例子,將計數(shù)器2設定為方式3,(關于計數(shù)器的工作方式參閱教材第325—330頁)計數(shù)初值為65536. MOV AL,10110110B ;選擇計數(shù)器2,按方式3工作,計數(shù)值是二進制格式 OUT 43H,AL ; j將控制字送入控制寄存器 MOV AL,0 ;計數(shù)初值為0 OUT 42H,AL ;將計數(shù)初值的低字節(jié)送入計數(shù)器2 OUT 42H,AL ;將計數(shù)初值的高字節(jié)送入計數(shù)器2 在IBM PC中8253/54的三個時鐘端CLK0,CLK1和CLK2的輸入頻率都是1.1931817MHZ. PC機上的大多數(shù)I/O都是由主板上的8255(或8255A)可編程序外圍接口芯片(PPI)管理的.關于8255A的結構和工作原理及應用舉例參閱教材第340—373頁.教材第364頁的”PC/XT機中的揚聲器接口電路”一節(jié)介紹了揚聲器的驅動原理,并給出了通用發(fā)聲程序.本設計正是基于這個原理,通過編程,控制加到揚聲器上的信號的頻率,奏出樂曲的.2．發(fā)聲程序的設計下面是能產(chǎn)生頻率為f的通用發(fā)聲程序:MOV AL, 10110110B ;8253控制字:通道2,先寫低字節(jié),后寫高字節(jié) ;方式3,二進制計數(shù)OUT 43H, AL ;寫入控制字MOV DX, 0012H ;被除數(shù)高位MOV AX, 35DEH ;被除數(shù)低位 DIV ID ;求計數(shù)初值n,結果在AX中OUT 42H, AL ;送出低8位MOV AL, AHOUT 42H,AL ;送出高8位IN AL, 61H ;讀入8255A端口B的內容MOV AH, AL ;保護B口的原狀態(tài)OR AL, 03H ;使B口后兩位置1,其余位保留OUT 61H,AL ;接通揚聲器,使它發(fā)聲
上傳時間： 2013-10-17
上傳用戶：sunjet
計算機部件要具有通用性，適應不同系統(tǒng)與不同用戶的需求，設計必須模塊化。計算機部件產(chǎn)品(模塊)供應出現(xiàn)多元化。模塊之間的聯(lián)接關系要標準化，使模塊具有通用性。模塊設計必須基于一種大多數(shù)廠商認可的模塊聯(lián)接關系，即一種總線標準。總線的標準總線是一類信號線的集合是模塊間傳輸信息的公共通道，通過它，計算機各部件間可進行各種數(shù)據(jù)和命令的傳送。為使不同供應商的產(chǎn)品間能夠互換，給用戶更多的選擇，總線的技術規(guī)范要標準化?？偩€的標準制定要經(jīng)周密考慮，要有嚴格的規(guī)定?？偩€標準（技術規(guī)范）包括以下幾部分：機械結構規(guī)范：模塊尺寸、總線插頭、總線接插件以及按裝尺寸均有統(tǒng)一規(guī)定。功能規(guī)范：總線每條信號線（引腳的名稱）、功能以及工作過程要有統(tǒng)一規(guī)定。電氣規(guī)范：總線每條信號線的有效電平、動態(tài)轉換時間、負載能力等。總線的發(fā)展情況S-100總線：產(chǎn)生于1975年，第一個標準化總線，為微計算機技術發(fā)展起到了推動作用。IBM-PC個人計算機采用總線結構（Industry Standard Architecture, ISA)并成為工業(yè)化的標準。先后出現(xiàn)8位ISA總線、16位ISA總線以及后來兼容廠商推出的EISA（Extended ISA)32位ISA總線。為了適應微處理器性能的提高及I/O模塊更高吞吐率的要求，出現(xiàn)了VL-Bus(VESA Local Bus)和PCI(Peripheral Component Interconnect,PCI）總線。適合小型化要求的PCMCIA(Personal Computer Memory Card International Association)總線，用于筆記本計算機的功能擴展?？偩€的指標計算機主機性能迅速提高,各功能模塊性能也要相應提高,這對總線性能提出更高的要求。總線主要技術指標有幾方面：總線寬度：一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)，如S100為8位，ISA為16位，EISA為32位，PCI-2可達64位?？偩€寬度不會超過微處理器外部數(shù)據(jù)總線的寬度?？倲?shù)工作頻率：總線信號中有一個CLK時鐘，CLK越高每秒鐘傳輸?shù)臄?shù)據(jù)量越大。ISA、EISA為8MHz，PCI為33.3MHz, PCI-2可達達66.6MHz。單個數(shù)據(jù)傳輸周期：不同的傳輸方式，每個數(shù)據(jù)傳輸所用CLK周期數(shù)不同。ISA要2個，PCI用1個CLK周期。這決定總線最高數(shù)據(jù)傳輸率。5. 總線的分類與層次系統(tǒng)總線：是微處理器芯片對外引線信號的延伸或映射，是微處理器與片外存儲器及I/0接口傳輸信息的通路。系統(tǒng)總線信號按功能可分為三類：地址總線（Where）：指出數(shù)據(jù)的來源與去向。地址總線的位數(shù)決定了存儲空間的大小。系統(tǒng)總線：數(shù)據(jù)總線（What）提供模塊間傳輸數(shù)據(jù)的路徑，數(shù)據(jù)總線的位數(shù)決定微處理器結構的復雜度及總體性能。控制總線（When）：提供系統(tǒng)操作所必需的控制信號，對操作過程進行控制與定時。擴充總線：亦稱設備總線，用于系統(tǒng)I/O擴充。與系統(tǒng)總線工作頻率不同，經(jīng)接口電路對系統(tǒng)總統(tǒng)信號緩沖、變換、隔離，進行不同層次的操作（ISA、EISA、MCA)局部總線：擴充總線不能滿足高性能設備（圖形、視頻、網(wǎng)絡）接口的要求，在系統(tǒng)總線與擴充總線之間插入一層總線。由于它經(jīng)橋接器與系統(tǒng)總線直接相連，因此稱之為局部總線（PCI）。
上傳時間： 2013-11-09
上傳用戶：nshark
