我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
標簽： FPGA DDR2 連接 問題討論
上傳時間： 2013-10-12
上傳用戶：han_zh
UG203-Virtex-5 PCB設計指南
標簽： Virtex 203 PCB UG
上傳時間： 2014-01-23
上傳用戶：sc965382896
藍牙模塊原理圖內容有藍牙耳機的PCB板+BC3+Flash的芯片。
標簽： Flash PCB BC 藍牙模塊
上傳時間： 2013-11-15
上傳用戶：suicone
PCB（印制電路板）布局布線技巧100問
標簽： PCB 100 印制電路板 布局
上傳時間： 2013-11-08
上傳用戶：英雄
PCB天線設計指南
標簽： PCB 天線 設計指南
上傳時間： 2013-11-23
上傳用戶：潛水的三貢
文中應用電磁場全波仿真工具SIwave構建信號跨層走線模型,從電源分配網絡(PDN)阻抗的角度分析了跨層走線對信號傳輸的影響,同時使用添加電容的方法優化信號傳輸路徑,并對電容的選取及其位置的確定進行了研究,為PCB設計提供參考。
標簽： 轉換 信號傳輸 傳輸
上傳時間： 2014-01-20
上傳用戶：448949
為了實現PCB缺陷的在線自動檢測，設計了一種PCB缺陷自動檢測系統,該系統主要由機器臂、電氣控制系統以及視覺傳感器系統等組成。通過可編程控制的圖像采集系統獲取高質量的原始視覺圖像，利用圖像處理實現對缺陷目標的自動檢測及識別。實驗結果驗證了該系統檢測PCB板缺陷的高效性和實時性。
標簽： PCB 視覺傳感器 缺陷檢測
上傳時間： 2013-12-12
上傳用戶：huaidan
ST原廠STM32評估板原理圖和PCB圖，STM32，DXP，非pdf文件。
標簽： STM PCB 32 評估板
上傳時間： 2013-10-09
上傳用戶：talenthn
專業的PCB設計工具
標簽： Altium_Designer PCB 設計工具
上傳時間： 2013-10-21
上傳用戶：masochism
方便快捷的將已知復阻抗，通過電感、電容的組合將阻抗最終匹配到50歐姆，或其他期望阻抗。對天線的阻抗匹配有很大幫助。
標簽： Smith 2.00 天線 阻抗匹配
上傳時間： 2013-11-19
上傳用戶：m62383408
蟲蟲下載站版權所有 京ICP備2021023401號-1
