Cadence入門的很好教程
標(biāo)簽： Cadence_SPB 16.2 PCB 入門教程
上傳時(shí)間： 2013-10-14
上傳用戶：q3290766
Cadence_SPB很好的教程
標(biāo)簽： Cadence_SPB 16.2 PCB 入門教程
上傳時(shí)間： 2013-10-12
上傳用戶：李彥東
PCB設(shè)計(jì)要點(diǎn) 一.PCB工藝限制 1）線 一般情況下，線與線之間和線與焊盤之間的距離大于等于13mil，實(shí)際應(yīng)用中，條件允許時(shí)應(yīng)考慮加大距離；布線密度較高時(shí)，可考慮但不建議采用IC腳間走兩根線，線的寬度為10mil，線間距不小于10mil。特殊情況下，當(dāng)器件管腳較密，寬度較窄時(shí)，可按適當(dāng)減小線寬和線間距。 2）焊盤 焊盤與過渡孔的基本要求是：盤的直徑比孔的直徑要大于0.6mm；例如，通用插腳式電阻、電容和集成電路等，采用盤/孔尺寸 1.6mm/0.8mm（63mil/32mil），插座、插針和二極管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。實(shí)際應(yīng)用中，應(yīng)根據(jù)實(shí)際元件的尺寸來定，有條件時(shí)，可適當(dāng)加大焊盤尺寸；PCB板上設(shè)計(jì)的元件安裝孔徑應(yīng)比元件管腳的實(shí)際尺寸大0.2～0.4mm左右。 3）過孔 一般為1.27mm/0.7mm(50mil/28mil)；當(dāng)布線密度較高時(shí)，過孔尺寸可適當(dāng)減小，但不宜過小，可考慮采用1.0mm/0.6mm(40mil/24mil)。 二.網(wǎng)表的作用 網(wǎng)表是連接電氣原理圖和PCB板的橋梁。是對電氣原理圖中各元件之間電氣連接的定義，是從圖形化的原理圖中提煉出來的元件連接網(wǎng)絡(luò)的文字表達(dá)形式。在PCB制作中加載網(wǎng)絡(luò)表，可以自動(dòng)得到與原理圖中完全相
標(biāo)簽： PCB
上傳時(shí)間： 2013-10-11
上傳用戶：13817753084
Altium Designer 6 三維元件庫建模教程 文檔名稱：AD系列軟件三維元件庫建模教程 文檔描述：介紹在 AltiumDesigner集成開發(fā)平臺(tái)下三維模型建立和使用方法 文檔版本：V1.0 作 者：林加添（lineay） 編寫時(shí)間：2009 年1 月 QQ:181346072 第一章：介紹 在傳統(tǒng)的電子整機(jī)設(shè)計(jì)過程中，電路設(shè)計(jì)部門和結(jié)構(gòu)設(shè)計(jì)部門（或者由外部設(shè)計(jì)工作室設(shè)計(jì)）往往是被分為 兩個(gè)完全獨(dú)立的部門，因此在新產(chǎn)品開發(fā)過程中，都是結(jié)構(gòu)設(shè)計(jì)好了，然后出內(nèi)部 PCB 位置圖給 PCB 工程師， 而結(jié)構(gòu)工程師并不了解電路設(shè)計(jì)過程中一些要點(diǎn)。對 PCB布局一些高度較高元器件位置很多并不符合 PCB 工程 師電路設(shè)計(jì)的要求。以至 PCB 工程師不得不將就結(jié)構(gòu)工程師所設(shè)計(jì)的元件布局。最后產(chǎn)品出來時(shí)，因?yàn)?PCB 布 局不合理等各種因素，問題百出。這不僅影響產(chǎn)品開發(fā)速度。也會(huì)導(dǎo)致企業(yè)兩部門之間發(fā)生沖突。 然而目前國內(nèi)大多的電子企業(yè)都是停留于這種狀態(tài)，關(guān)鍵原因目前電路部門和結(jié)構(gòu)部門沒有一個(gè)有效、快捷 的軟件協(xié)作接口來幫助兩個(gè)部分之間更好協(xié)調(diào)工作、來有效提高工作效率。而面對競爭日益激烈的市場。時(shí)間就 是金錢，產(chǎn)品開發(fā)周期加長而導(dǎo)致開發(fā)成本加劇，也延誤了產(chǎn)品上市的時(shí)間。這不僅降低了企業(yè)在市場的競爭力 也加速了企業(yè)倒退的步伐。對于企業(yè)來說，都希望有一個(gè)有效的協(xié)調(diào)接口來加速整機(jī)的開發(fā)速度，從而提高產(chǎn)品
標(biāo)簽： Designer Altium 元件庫 建模
上傳時(shí)間： 2013-11-16
上傳用戶：chongchong1234
EDA教程
上傳時(shí)間： 2013-10-16
上傳用戶：shanxiliuxu
Verilog HDL 數(shù)字設(shè)計(jì)教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt） 內(nèi)容簡介：介紹了Verilog HDL語言，狀態(tài)機(jī)設(shè)計(jì)，仿真，還有好幾個(gè)可綜合設(shè)計(jì)的舉例，除了常見的，還有空調(diào)控制器的設(shè)計(jì)，飲料自動(dòng)售賣機(jī)的設(shè)計(jì)，AD采樣控制電路等。 第1章 Verilog HDL數(shù)字設(shè)計(jì)綜述 第2章 Verilog HDL基本概念 第3章 Verilog HDL常用建模方法 第4章 Verilog HDL常用電路設(shè)計(jì) 第5章 同步有限狀態(tài)機(jī)設(shè)計(jì) 第6章 Verilog HDL仿真技術(shù) 第7章 Verilog HDL可綜合設(shè)計(jì)舉例 第8章 CPU結(jié)構(gòu)及其設(shè)計(jì)
標(biāo)簽： Verilog HDL 數(shù)字設(shè)計(jì) 教程
上傳時(shí)間： 2015-01-01
上傳用戶：yare
SOPC嵌入式系統(tǒng)實(shí)驗(yàn)教程（一）【作者：周立功；出版社：北京航空航天大學(xué)出版社】(因網(wǎng)上資料有限，所以本資料為周立功 SOPC嵌入式系統(tǒng)實(shí)驗(yàn)教程（一）部分章節(jié)及實(shí)驗(yàn)代碼，真心想學(xué)的可以買一本書看看。) 該書是與《SOPC嵌入式系統(tǒng)基礎(chǔ)教程》相配套的實(shí)驗(yàn)教材。設(shè)計(jì)開發(fā)了 45個(gè)實(shí)驗(yàn)，包括SOPC硬件系統(tǒng)的基礎(chǔ)實(shí)驗(yàn)，基于Nios II外設(shè)的基礎(chǔ)編程實(shí)驗(yàn)，基于實(shí)驗(yàn)箱外設(shè)的Nios II高級編程實(shí)驗(yàn)，在Nios II系統(tǒng)中進(jìn)行基于μ C/OS-II操作系統(tǒng)的應(yīng)用程序開發(fā)實(shí)驗(yàn)和SOPC硬件系統(tǒng)的高級實(shí)驗(yàn)。各種實(shí)驗(yàn)的安排由淺人深，由硬件到軟件，相對完整，使讀者很容易學(xué)習(xí)和掌握SO PC嵌入式系統(tǒng)的開發(fā)應(yīng)用。
標(biāo)簽： SOPC 嵌入式系統(tǒng) 實(shí)驗(yàn)教程 分
上傳時(shí)間： 2013-11-01
上傳用戶：superman111
利用Protel99SE設(shè)計(jì)PCB基礎(chǔ)教程
上傳時(shí)間： 2013-11-18
上傳用戶：youlongjian0
附件為：pdf轉(zhuǎn)cad軟件最新版 PDF Fly V7.1安裝文件。還附有自制的Crack，把我的文件 貼到裝好的目錄下就行了!沒有30天限制。 附pdf轉(zhuǎn)cad軟件使用教程： 1、pdf轉(zhuǎn)cad軟件的界面比較簡單的，如下圖，點(diǎn)擊ADD添加你要轉(zhuǎn)換的PDF文件，然后下一步 2、選擇DXF格式，然后在右邊的option里面還可以進(jìn)行相關(guān)的設(shè)置 3、然后再下一步。step 3頁面只要點(diǎn)最下面的 convert 就可以了 轉(zhuǎn)完以后同樣線條沒有什么大問題的，只是文字肯定是被打碎的，你自己需要?jiǎng)h除后重新輸入要重新輸入。
上傳時(shí)間： 2013-10-22
上傳用戶：ardager
一款真正免費(fèi)的pcb設(shè)計(jì)軟件。系統(tǒng)構(gòu)建于集成設(shè)計(jì)環(huán)境之上，提供從捕獲原理圖到印刷電路板 (PCB) 的設(shè)計(jì)和布局所需的全部工具
標(biāo)簽： designspark pcb 05 正
上傳時(shí)間： 2013-10-15
上傳用戶：wujijunshi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
