亚洲欧洲一区二区天堂久久,亚洲韩国精品一区,亚洲激情小视频

pCI

pCI全稱Physical Cell Identifier，即物理小區(qū)標(biāo)識(shí)，LTE中終端以此區(qū)分不同小區(qū)的無(wú)線信號(hào)。LTE系統(tǒng)提供504個(gè)pCI，和TD-SCDMA系統(tǒng)的128個(gè)擾碼概念類似，網(wǎng)管配置時(shí)，為小區(qū)配置0～503之間的一個(gè)號(hào)碼。LTE小區(qū)搜索流程中通過(guò)檢索主同步序列(PSS，共有3種可能性)、輔同步序列(SSS，共有168種可能性)，二者相結(jié)合來(lái)確定具體的小區(qū)ID。

pCI協(xié)議V2.3

pCI協(xié)議V2.3，有興趣的可以看一下了。

標(biāo)簽： pCI 2.3 協(xié)議

上傳時(shí)間： 2017-01-15

上傳用戶：agent
本源碼是《ARM嵌入式LINUX設(shè)備驅(qū)動(dòng)實(shí)例開發(fā)》一書的pCI設(shè)備驅(qū)動(dòng)源代碼

本源碼是《ARM嵌入式LINUX設(shè)備驅(qū)動(dòng)實(shí)例開發(fā)》一書的pCI設(shè)備驅(qū)動(dòng)源代碼

標(biāo)簽： LINUX ARM pCI 設(shè)備驅(qū)動(dòng)

上傳時(shí)間： 2017-01-17

上傳用戶：aa17807091
外圍組件接口技術(shù)（Peripheral Component Interconnect pCI）是一種新型的高帶寬、處理器無(wú)關(guān)的總線系統(tǒng)。它既可以作為中間層的總線也可以作為周邊總線系統(tǒng)使用。與其他普通總

外圍組件接口技術(shù)（Peripheral Component Interconnect pCI）是一種新型的高帶寬、處理器無(wú)關(guān)的總線系統(tǒng)。它既可以作為中間層的總線也可以作為周邊總線系統(tǒng)使用。與其他普通總線規(guī)范想對(duì)照，pCI 總線為高速I/O設(shè)備提供了更好的支持（比如圖形適配器、網(wǎng)絡(luò)接口控制器、磁盤控制器，等等）?，F(xiàn)行的標(biāo)準(zhǔn)允許在33Mhz下使用64根數(shù)據(jù)線，純傳輸速率可達(dá)2.11Gbps。但是pCI吸引人的地方不在于它的高速度，它適應(yīng)了現(xiàn)代I/O設(shè)備對(duì)系統(tǒng)的要求，并且只需要很少的芯片就可以實(shí)現(xiàn)并支持其他總線系統(tǒng)。

標(biāo)簽： Interconnect Peripheral Component pCI

上傳時(shí)間： 2017-01-17

上傳用戶：qb1993225
用9054的pCI接口電路

用9054的pCI接口電路，原理圖，PCB圖很全的

標(biāo)簽： 9054 pCI 接口電路

上傳時(shí)間： 2013-12-16

上傳用戶：onewq
pCI9054是PLX公司推出的一種pCI主模式橋芯片。本文主要介紹了它的特性、功能及應(yīng)用

pCI9054是PLX公司推出的一種pCI主模式橋芯片。本文主要介紹了它的特性、功能及應(yīng)用，說(shuō)明了以pCI9054作為接口芯片，開發(fā)pCI總線擴(kuò)展卡的硬件框架圖，最后給出一個(gè)簡(jiǎn)單的實(shí)例。

標(biāo)簽： pCI 9054 PLX 主模式

上傳時(shí)間： 2013-12-19

上傳用戶：changeboy
The Cyclone® III pCI development board provides a hardware platform for developing and prototypi

The Cyclone® III pCI development board provides a hardware platform for developing and prototyping low-power, high-performance, logic-intensive pCI-based designs. The board provides a high-density of the memory to facilitate the design and development of FPGA designs which need huge memory storage, and also includes Low-Voltage Differential Signaling (LVDS) interface of the High-Speed Terasic Connectors (HSTCs) for extra high-speed interface application.

標(biāo)簽： development developing prototypi provides

上傳時(shí)間： 2017-01-29

上傳用戶：jjj0202
這個(gè)文檔介紹了pCI Express 布線過(guò)程中要注意的事項(xiàng)。

這個(gè)文檔介紹了pCI Express 布線過(guò)程中要注意的事項(xiàng)。

標(biāo)簽： Express pCI 文檔布線

上傳時(shí)間： 2013-12-15

上傳用戶：edisonfather
Raggedstone1 IP core. Raggedstone1 is a low-cost Spartan3 FPGA based pCI development board made by

Raggedstone1 IP core. Raggedstone1 is a low-cost Spartan3 FPGA based pCI development board made by Enterpoint Ltd.

標(biāo)簽： Raggedstone1 development Spartan3 low-cost

上傳時(shí)間： 2013-12-02

上傳用戶：lps11188
此代碼用于生成測(cè)試pCI設(shè)備的Verilog代碼（Verilog代碼為一種硬件描述語(yǔ)言）。此代碼可以直接運(yùn)行于LINUX下。

此代碼用于生成測(cè)試pCI設(shè)備的Verilog代碼（Verilog代碼為一種硬件描述語(yǔ)言）。此代碼可以直接運(yùn)行于LINUX下。

標(biāo)簽： Verilog LINUX 代碼 pCI

上傳時(shí)間： 2017-01-31

上傳用戶：wqxstar
可以讀取電腦中所有pCI bus, function, device 通道的內(nèi)容

可以讀取電腦中所有pCI bus, function, device 通道的內(nèi)容

標(biāo)簽： function device pCI bus

上傳時(shí)間： 2013-11-30

上傳用戶：xiaoxiang

主站蜘蛛池模板：喀什市| 张家口市| 和林格尔县| 遂川县| 北川| 锡林浩特市| 凌源市| 平武县| 乌兰察布市| 芦山县| 林州市| 阳山县| 枞阳县| 镇平县| 安康市| 墨玉县| 奉化市| 萝北县| 穆棱市| 崇礼县| 桐庐县| 福州市| 饶阳县| 靖州| 炉霍县| 惠安县| 古田县| 通许县| 琼结县| 仲巴县| 民县| 彰化县| 安新县| 曲沃县| 龙门县| 安塞县| 永定县| 保山市| 连山| 潜山县| 南皮县|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

pCI

pCI協(xié)議V2.3

本源碼是《ARM嵌入式LINUX設(shè)備驅(qū)動(dòng)實(shí)例開發(fā)》一書的pCI設(shè)備驅(qū)動(dòng)源代碼

外圍組件接口技術(shù)（Peripheral Component Interconnect pCI）是一種新型的高帶寬、處理器無(wú)關(guān)的總線系統(tǒng)。它既可以作為中間層的總線也可以作為周邊總線系統(tǒng)使用。與其他普通總

用9054的pCI接口電路

pCI9054是PLX公司推出的一種pCI主模式橋芯片。本文主要介紹了它的特性、功能及應(yīng)用

The Cyclone® III pCI development board provides a hardware platform for developing and prototypi

這個(gè)文檔介紹了pCI Express 布線過(guò)程中要注意的事項(xiàng)。

Raggedstone1 IP core. Raggedstone1 is a low-cost Spartan3 FPGA based pCI development board made by

此代碼用于生成測(cè)試pCI設(shè)備的Verilog代碼（Verilog代碼為一種硬件描述語(yǔ)言）。此代碼可以直接運(yùn)行于LINUX下。

可以讀取電腦中所有pCI bus, function, device 通道的內(nèi)容