用單鏈表實現對兩個無序 A,B表進行合并并使的合并后的表按從小到大排序
上傳時間： 2013-11-30
上傳用戶：253189838
教師管理系統是在學校局域網架設的B/S結構的辦公平臺。系統有四個模塊：系統設置，通知通告，領導信箱，文件中心。系統開發環境：JAVA，數據庫為Mysql,TOMCAT
上傳時間： 2013-12-28
上傳用戶：zjf3110
功能說明： 次組件提供的功能有二： 1、解析出數學表達式中的參數 2、計算數學表達式 此組件不但可以解析和計算數學表達式，還提供了一系列的數學基本函數，可應用于表達式中一塊處理。提供的數學基本函數有：將值舍入到最接近的整數 rount(x)、向下取整函數 int(x)、向上取整 ceiling(x)、求兩個數中最大數的函數 max(a,b)、求兩個數中最小數的函數 min(a,b)、冪函數 pow(x,n)、求平方根的函數 sqrt(x)。 下載地址：http://www.qiusuo365.com/qiusuo365/viewthread.php?tid=2422&extra=page％3D1
上傳時間： 2014-01-18
上傳用戶：李夢晗
LCD DRIVER AF-128 B
上傳時間： 2014-12-22
上傳用戶：851197153
fbkldfmlb n/ovk,e vml bhdsrb mor brb n/sZPer b vk,epabho,l rnopazbhlrepofrt,epsho
標簽： rnopazbhlrepofrt fbkldfmlb bhdsrb epabho
上傳時間： 2014-01-25
上傳用戶：ANRAN
data array sdword 2 dup(?) str1 byte "Please input one 32-bit sign number :",0dh,0ah,0 str2 byte "The result is : ",0 align 4 jia1gao sdword 0 jia1 sdword 0 .code main proc call clrscr mov esi,offset array mov ecx,lengthof array mov edx,offset str1 push esi putin: call writestring
標簽： Please sdword number array
上傳時間： 2014-01-13
上傳用戶：xiaoyunyun
If we have two individually sorted vectors "a" and "b" but they are not sorted with respect to each other and we want to merge them into vector "c" such that "c" is also a sorted vector. Then c=mergesorted(a,b) can be used.
標簽： sorted individually respect vectors
上傳時間： 2015-09-23
上傳用戶：comua
* "Copyright (c) 2006 Robert B. Reese ("AUTHOR")" * All rights reserved. * (R. Reese, reese@ece.msstate.edu, Mississippi State University) * IN NO EVENT SHALL THE "AUTHOR" BE LIABLE TO ANY PARTY FOR * DIRECT, INDIRECT, SPECIAL, INCIDENTAL, OR CONSEQUENTIAL DAMAGES ARISING OUT * OF THE USE OF THIS SOFTWARE AND ITS DOCUMENTATION, EVEN IF THE "AUTHOR" * HAS BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
上傳時間： 2015-09-24
上傳用戶：mpquest
1.內存管理一律根據實際需要的大小在堆中動態分配內存。 2.邊界檢查。如果數組下標超越了數組大小界限，會給出警告信息，可以防止非法內存訪問以及方便程序的調試。 3.重載了+,-,*,+=,-=,數乘等常見運算符； 4.可以保存數組為二進制數據文件和文本文件兩種形式，也可以從二進制數據文件和文本文件讀取數據到數組。 5.實現了和矩陣相關的線性代數方程組求解算法。一是高斯選主元消去法二是針對三對角矩陣的追趕法。 6.靜態函數Bspline3()：3次B樣條曲線插值算法
上傳時間： 2015-09-24
上傳用戶：leixinzhuo
用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數據為串行改進密勒碼，每個碼元持續時間為8μs，即16個CLK時鐘；數據流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變為“0”，最后3個時鐘為“1”。 B：在整個碼元持續時間內都沒有出現“0”，即連續16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結束位”，用“0”及緊隨其后的B信號表示。 “無數據”，用連續的B信號表示。
上傳時間： 2013-12-02
上傳用戶：wang0123456789
