使用FPGA實(shí)現(xiàn)直方圖基本處理——均衡化、規(guī)定化的例子
標(biāo)簽： FPGA 直方圖 均衡
上傳時(shí)間： 2013-08-16
上傳用戶：bensonlly
altera的幾種新型的FPGA的配置方法和使用心得
標(biāo)簽： altera FPGA 配置方法
上傳時(shí)間： 2013-08-17
上傳用戶：giraffe
lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開(kāi)發(fā)板上實(shí)現(xiàn)
標(biāo)簽： verilog FPGA Hdl 如何使用
上傳時(shí)間： 2013-08-18
上傳用戶：qwe1234
本文介紹了一種新的使用串行通信進(jìn)行DSP遠(yuǎn)程在線編程方法。對(duì)設(shè)計(jì)中的主要技術(shù)：DSP與PC機(jī)的串口通信、Flash編程以及DSP自引導(dǎo)等進(jìn)行了詳細(xì)介紹。結(jié)合TI公司的TMS320VC33處理器，闡述了具體的實(shí)現(xiàn)方法
標(biāo)簽： DSP 串行通信 遠(yuǎn)程 編程方法
上傳時(shí)間： 2013-08-19
上傳用戶：zhangfx728
adi串行AD AD9229的控制使用ISE平臺(tái) Verilog語(yǔ)言\r\n
標(biāo)簽： 9229 adi ISE AD
上傳用戶：1417818867
使用CPLD仿真一個(gè)80383的CPU,很值得參考一下,難得
標(biāo)簽： 80383 CPLD CPU 仿真
上傳用戶：1101055045
AD9289的控制 使用Verilog語(yǔ)言
標(biāo)簽： Verilog 9289 AD 控制
上傳時(shí)間： 2013-08-20
上傳用戶：15501536189
這是關(guān)于如何使用Design Compiler_FPGA Design Flow 軟件的說(shuō)明書。
標(biāo)簽： Design Compiler_FPGA Flow 如何使用
上傳用戶：chenxichenyue
這是一個(gè)使用VHDL語(yǔ)言設(shè)計(jì)的電梯控制程序，里面還有仿真時(shí)序圖。
標(biāo)簽： VHDL 語(yǔ)言 電梯控制 程序
上傳用戶：希醬大魔王
使用QUARTUS做FPGA開(kāi)發(fā)全流程，適用于初學(xué)者
標(biāo)簽： QUARTUS FPGA 流程
上傳時(shí)間： 2013-08-21
上傳用戶：feifei0302
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
