C#程序員參考手冊(cè).本書適合於需要C#語言和．NET Framework類庫的快速參考的程序員和希望通過代碼示例學(xué)習(xí)編程的程序員閱讀。
標(biāo)簽： Framework 程序 NET 手冊(cè)
上傳時(shí)間： 2013-12-02
上傳用戶：wendy15
一些迭代求根法的C語言程序（簡單迭代法、割線法、二分法等）\些迭代求根法的C語言程序（簡單迭代法、割線法、二分法等）
上傳時(shí)間： 2016-03-07
上傳用戶：jennyzai
用C++編寫的一個(gè)jacobi迭代的求解
上傳時(shí)間： 2014-01-15
上傳用戶：GavinNeko
使用C語言實(shí)現(xiàn)高斯迭代算法，其中分為高斯算法與高斯回溯算法。
上傳時(shí)間： 2013-12-04
上傳用戶：我們的船長
圍攻阿瓦隆［Siege of Avalon］遊戲源代碼 是個(gè)值得參考的RPG遊戲 使用到的語言 : C, Delphi/Kylix, Object Pascal, Pascal
標(biāo)簽： Pascal Avalon Delphi Object
上傳時(shí)間： 2014-01-05
上傳用戶：jkhjkh1982
EEG、ECG生理訊號(hào)處理工具箱原始碼。
上傳時(shí)間： 2016-12-28
上傳用戶：plsee
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
MSP430的C語言開發(fā)教程
上傳時(shí)間： 2013-10-28
上傳用戶：asdkin
本書首先介紹了C語言的基本知識(shí)，使讀者能使用C語言進(jìn)行程序設(shè)計(jì)；然后介紹了30個(gè)開發(fā)例子。全書主要通過實(shí)例的形式來介紹MSP430單片機(jī)在不同領(lǐng)域中的應(yīng)用，從而使讀者掌握MSP430單片機(jī)開發(fā)的流程、方法、技巧及設(shè)計(jì)思想。全書語言簡潔，層次清晰，本書的所有程序代碼都使用C語言實(shí)現(xiàn)，簡單易學(xué)、易懂。本書比較適合計(jì)算機(jī)、自動(dòng)化、電子及硬件等相關(guān)專業(yè)的院校學(xué)生進(jìn)行學(xué)習(xí)，同時(shí)也可供從事單片機(jī)開發(fā)的科研設(shè)計(jì)人員參考使用。
上傳時(shí)間： 2013-10-29
上傳用戶：whymatalab
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
