?開發(fā)GAL/PAL的軟件，DOS界面進(jìn)行行為級(jí)仿真，判斷設(shè)計(jì)的可行性，驗(yàn)證模塊的功能和設(shè)計(jì)的debug。然后是調(diào)試和分析環(huán)境中使用代碼處理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真結(jié)果，驗(yàn)證測(cè)試級(jí)別。
標(biāo)簽： 公差 實(shí)用技術(shù)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
Actel Corporation Libero 集成設(shè)計(jì)環(huán)境(IDE) 為 FPGA 設(shè)計(jì)。新版本提供 SmartDesign, 使用戶設(shè)計(jì)在一個(gè)更高的水平抽象。新工具隨員支持所有Actel 的FPGAs, 包括并且基于閃光的, 低功率ProASIC3 和5 微瓦特Actel 園屋頂?shù)男∥軫PGAs, 單片Actel 融合PSC (可編程序的系統(tǒng)芯片)
標(biāo)簽： 傳動(dòng) 標(biāo)準(zhǔn) 應(yīng)用手冊(cè)
上傳時(shí)間： 2013-07-09
上傳用戶：eeworm
UltraEdit是能夠滿足你一切編輯需要的編輯器。UltraEdit是一套功能強(qiáng)大的文本編輯器,可以編輯文本、十六進(jìn)制、ASCII碼,可以取代記事本,內(nèi)建英文單字檢查、C++及VB指令突顯,可同時(shí)編輯多個(gè)文件,而且即使開啟很大的文件速度也不會(huì)慢。軟件附有HTML標(biāo)簽顏色顯示、搜尋替換以及無(wú)限制的還原功能,一般大家喜歡用其來(lái)修改EXE或DLL文件。
標(biāo)簽： 制冷 設(shè)備技術(shù)
上傳時(shí)間： 2013-05-22
上傳用戶：eeworm
Summit Design公司基于ESL設(shè)計(jì)產(chǎn)品的最新Visual Elite圖像產(chǎn)品具有Advanced SystemC建模及分析功能。該工具的最新版本包括原始SystemC構(gòu)造，允許用戶在SystemC內(nèi)建模并驗(yàn)證設(shè)計(jì)。 該工具的HDL版本可幫助門級(jí)設(shè)計(jì)師們學(xué)習(xí)用Verilog和VHDL設(shè)計(jì)。最新版本的Visual Elite可幫助硬件設(shè)計(jì)師們和C/C++編程者迅速使用SystemC語(yǔ)言創(chuàng)建系統(tǒng)。Visual Elite 允許用戶熟悉語(yǔ)言后，使用預(yù)建圖形模塊創(chuàng)建系統(tǒng)并自行創(chuàng)建文本模塊。 該工具的瀏覽器
標(biāo)簽： 機(jī)械原理 機(jī)械設(shè)計(jì)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
軟件具有極高的性能，有助于大幅提高工作效率，必將成為設(shè)計(jì)人員在 FPGA 或 ASIC 硬件中實(shí)現(xiàn) DSP 功能時(shí)的首選技術(shù)
標(biāo)簽： 模具設(shè)計(jì)
上傳時(shí)間： 2013-05-30
上傳用戶：eeworm
LeonardoSpectrum是Mentor公司出品的一款HDL邏輯綜合軟件
標(biāo)簽： 2008 iso 機(jī)械設(shè)計(jì)手冊(cè) 軟件
上傳時(shí)間： 2013-05-30
上傳用戶：eeworm
Actel公司與Mentor Graphics公司日前推出Mentor Graphics的Precision RTL綜合工具最新版本。該版本利用Actel基于閃存的ProASIC Plus家族FPGA產(chǎn)品以提供更高的設(shè)計(jì)性能。
標(biāo)簽： 自動(dòng)變速器 結(jié)構(gòu)原理
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
新一代FPGA綜合技術(shù),邏輯設(shè)計(jì)中出現(xiàn)的多個(gè)層次進(jìn)行優(yōu)化， 通過(guò)精簡(jiǎn)邏輯層次，提升了電路性能，并且降低了功耗
標(biāo)簽： 光學(xué) 設(shè)計(jì)方法
上傳時(shí)間： 2013-06-16
上傳用戶：eeworm
Mentor Graphics HDL Designer 工具套件，為客戶帶來(lái)生產(chǎn)力更高的設(shè)計(jì)輸入、分析與管理功能，包括更強(qiáng)大的聯(lián)機(jī)資料表格，無(wú)論設(shè)計(jì)復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語(yǔ)言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計(jì)，讓客戶新產(chǎn)品于更短時(shí)間內(nèi)上
標(biāo)簽： 金屬材料 標(biāo)準(zhǔn)手冊(cè)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
MAX+PLUS II Advanced Synthsis ALtera的一個(gè)免費(fèi)HDL綜合工具，安裝后可以直接使用，是MaxplusII的一個(gè)插件，用這個(gè)插件進(jìn)行語(yǔ)言綜合，比直接使用MaxplusII綜合的效果好
標(biāo)簽： 2.0 機(jī)械設(shè)計(jì) 軟件
上傳時(shí)間： 2013-07-15
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
