<dl id="qgmse"></dl>
Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用modsim編譯。
標簽： Verilog modsim iout HDL
上傳時間： 2014-01-15
上傳用戶：lanwei
里面是一個簡單的modsim的設計步驟!我感覺這對初學者來說,非常的好
標簽： modsim 計步 初學者
上傳時間： 2016-01-07
上傳用戶：風之驕子
modsim的設計文檔!里面有講解,是POWERPOINT格式的文件,歡迎大家瀏覽
標簽： POWERPOINT modsim 文檔 家
上傳時間： 2014-02-14
上傳用戶：冇尾飛鉈
一個關于熱敏打印機時序的仿真程序,能夠應用于大多數的熱敏打印機中,實現了打印數據的并轉串.使用Verilog編寫,在modsim下編譯通過.并有最終的仿真波形.
標簽： Verilog modsim 熱敏打印機 時序
上傳時間： 2013-12-27
上傳用戶：waitingfy
modsim仿真必備，可以幫助你解決很多你對軟件不熟悉的問題！
標簽： modsim 仿真
上傳時間： 2014-01-17
上傳用戶：zsjinju
ModScan and modsim test Modbus Protocol
標簽： Protocol ModScan modsim Modbus
上傳時間： 2014-01-08
上傳用戶：wpwpwlxwlx
16個常用HDL編碼打包上傳 包括記數器，多路選擇器，全加/半加器等，均通過modsim驗證
標簽： HDL 編碼 記數
上傳時間： 2013-12-19
上傳用戶：凌云御清風
全加器和記數器的測試文件，可直接用于modsim測試
標簽： 全加器 記數 測試
上傳時間： 2014-01-09
上傳用戶：sssl
蟲蟲下載站版權所有 京ICP備2021023401號-1
