亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

modelsim-Altera

  • Altera-FPGA/CPLD設計-基礎篇-332頁-24.5M.rar

    專輯類----可編程邏輯器件相關專輯 Altera-FPGA/CPLD設計-基礎篇-332頁-24.5M.rar

    標簽: Altera-FPGA 24.5 CPLD 332

    上傳時間: 2013-06-12

    上傳用戶:時代將軍

  • ALTERA可編程邏輯器件及其應用-317頁-7.3M.rar

    專輯類----可編程邏輯器件相關專輯 ALTERA可編程邏輯器件及其應用-317頁-7.3M.rar

    標簽: ALTERA 317 7.3

    上傳時間: 2013-08-04

    上傳用戶:ZHWKLIU

  • ALTERA可編程邏輯器件及其應用-317頁-7.3M.pdf

    專輯類-可編程邏輯器件相關專輯-96冊-1.77G ALTERA可編程邏輯器件及其應用-317頁-7.3M.pdf

    標簽: ALTERA 317 7.3

    上傳時間: 2013-06-15

    上傳用戶:lifevast

  • Altera-FPGA-CPLD設計-高級篇-335頁-23.6M.pdf

    專輯類-可編程邏輯器件相關專輯-96冊-1.77G Altera-FPGA-CPLD設計-高級篇-335頁-23.6M.pdf

    標簽: Altera-FPGA-CPLD 23.6 335

    上傳時間: 2013-04-24

    上傳用戶:rocwangdp

  • Altera-FPGA-CPLD設計-基礎篇-332頁-24.5M.pdf

    專輯類-可編程邏輯器件相關專輯-96冊-1.77G Altera-FPGA-CPLD設計-基礎篇-332頁-24.5M.pdf

    標簽: Altera-FPGA-CPLD 24.5 332

    上傳時間: 2013-06-04

    上傳用戶:WS Rye

  • modelsim教程(中文).rar

    fpga仿真工具modelsim的中文詳細教程,希望對FPGA學習有用

    標簽: modelsim 教程

    上傳時間: 2013-05-31

    上傳用戶:不挑食的老鼠

  • 基于FPGA的電壓波動與閃變測量的數(shù)字化實現(xiàn)研究.rar

    隨著我國工業(yè)和國民經(jīng)濟的快速發(fā)展,電網(wǎng)負荷急劇增加,特別是沖擊性、非線性負荷所占比重不斷加大,使得供電電壓發(fā)生波動和閃變,嚴重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(IEC)電磁兼容(EMC)標準IEC61000-3-7以及國標GB12326-2000,電壓波動和閃變己成為衡量電能質(zhì)量的重要指標。 電壓波動和閃變作為衡量電能質(zhì)量的重要指標,能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而,目前國內(nèi)還沒有很好的電壓波動與閃變測量的數(shù)字信號處理方法。為此,論文在深入研究電壓波動和閃變測量技術的基礎上,提出一種基于Simulink/DSP Builder的數(shù)字信號處理的FPGA設計方法,利用DSP Builder工具將Simulink的模型文件(.mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件,避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程,從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢,同時也能夠發(fā)揮FPGA并行執(zhí)行速度快、測量精度高的優(yōu)點。 論文首先介紹了電壓波動和閃變的基木概念、特征量,闡述了電壓波動與閃變的測量原理,分析比較了現(xiàn)有測量方法和裝置的特點和優(yōu)劣。然后依據(jù)電壓波動與閃變測量的IEC標準以及國家標準,在對電壓波動與閃變測量模擬仿真的基礎上研究其數(shù)字化實現(xiàn)方法,即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設計電壓波動與閃變測量系統(tǒng)的數(shù)字模型。同時在ModelSim SE6.1d軟件下進行了系統(tǒng)功能仿真,并且在Altera公司的FPGA設計軟件QuartusⅡ6.0下進行了系統(tǒng)時序仿真。 仿真結果表明,基于Simulink/DSP Builder窗口化的數(shù)字信號處理的FPGA設計方案,設計簡單、快捷高效,能夠滿足電壓波動和閃變測量最初的系統(tǒng)設計要求,為進一步從事電壓波動和閃變測量研究提供了一種全新的設計理念,具有一定的理論與現(xiàn)實意義。

    標簽: FPGA 電壓波動 測量

    上傳時間: 2013-07-10

    上傳用戶:笨小孩

  • 基于FPGA的數(shù)字圖像處理.rar

    數(shù)字圖像處理技術是信息科學中近幾十年來發(fā)展最為迅速的學科之一。目前,數(shù)字圖像處理技術被廣泛應用于航空航天、通信、醫(yī)學及工業(yè)生產(chǎn)等領域中。數(shù)字圖像處理的特點是處理的數(shù)據(jù)量大,處理非常耗時,本文研究了在FPGA上用硬件描述語言實現(xiàn)圖像處理算法,通過功能模塊的硬件化,解決了視頻圖像處理的速度問題。隨著微電子技術的高速發(fā)展,F(xiàn)PGA為數(shù)字圖像信號處理在算法、系統(tǒng)結構上帶來了新的方法和思路。 本文設計的基于FPGA的圖像處理系統(tǒng),是一個具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統(tǒng)。該系統(tǒng)采用Altera公司FPGA芯片作為中央處理器,由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號由CCD傳感器送入,經(jīng)視頻解碼芯片SAA7113轉(zhuǎn)換成數(shù)字視頻信號后,圖像處理模塊完成中值濾波和邊緣檢測這兩種圖像處理算法,視頻編碼芯片SAA7121將數(shù)字視頻信號轉(zhuǎn)換成模擬視頻信號輸出。 整個設計及各個模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進行了仿真及邏輯綜合。仿真結果表明,使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得良好的處理效果,處理速度也遠遠高于軟件法處理的方法。

    標簽: FPGA 數(shù)字圖像處理

    上傳時間: 2013-04-24

    上傳用戶:han_zh

  • 基于FPGA的MIPS_CPU的設計.rar

    本文完成了對MIPS-CPU的指令集確定,流水線與架構設計,代碼編寫,并且在x86計算機上搭建了稱為gccmips_elf的仿真系統(tǒng),完成了對MIPS-CPU硬件系統(tǒng)的模擬仿真,最終完成FPGA芯片的下載與實現(xiàn)。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定,完成了整個MIPS-CPU的架構設計與5級流水線級數(shù)的確定。制定了整個CPU的主控制模塊的狀態(tài)轉(zhuǎn)移圖;根據(jù)MIPS-CPU的指令集的模式,完成了對不同模式下的指令的分析,給出了相應的取指,譯碼,產(chǎn)生新的程序存儲器尋址地址,執(zhí)行,數(shù)據(jù)存儲器與寄存器文件回寫的控制信號,完成取指令模塊,譯碼模塊,執(zhí)行模塊,數(shù)據(jù)回寫等模塊代碼的編寫,從而完成了流水線模塊的代碼設計。 @@ 重點分析了由于流水線設計而引入的競爭與冒險,分析了在不同流水線階段可能存在的競爭與冒險,對引起競爭與冒險的原因進行了確定,并通過增加一些電路邏輯來避免競爭與冒險的發(fā)生,完成了競爭與冒險檢測電路模塊以及數(shù)據(jù)回寫前饋電路模塊的代碼編寫,從而解決了競爭與冒險的問題,使設計的5級流水線得以暢順實現(xiàn)。 @@ 完成了MIPS-CPU的仿真系統(tǒng)平臺的搭建,該仿真器用來對應用程序進行編譯,鏈接與執(zhí)行,生成相應匯編語言程序以及向量文件(16進制機器碼);并且同時產(chǎn)生相關的Modelsim仿真,及Quartus II下載驗證的文件。本設計利用該仿真系統(tǒng)來評估設計的MIPS-CPU的硬件系統(tǒng),模擬仿真結果證明本文設計的MIPS-CPU可以實現(xiàn)正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設計的同行提供了有益的參考。 @@ 最終將設計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證,對設計的MIPS-CPU的資源使用,關鍵路徑上的時序,布線情況進行了分析,最終完成各個指標的檢查,并且借助Quartus II軟件內(nèi)嵌的Signal Tap軟件進行軟硬件聯(lián)合調(diào)試,結果表明設計的MIPS-CPU功能正常,滿足約束,指標正確。 @@關鍵詞 MIPS;流水線;競爭與冒險;仿真器;FPGA

    標簽: MIPS_CPU FPGA

    上傳時間: 2013-07-31

    上傳用戶:gjzeus

  • 基于FPGA的RS255,223編解碼器的高速并行實現(xiàn).rar

    隨著信息時代的到來,用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經(jīng)信道傳輸后,到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發(fā)錯誤的糾錯能力也很強,被廣泛應用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中,以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論。基于RS碼傳統(tǒng)的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現(xiàn)的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理,使編解碼的數(shù)據(jù)吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟價值。

    標簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

主站蜘蛛池模板: 大英县| 壤塘县| 乌什县| 仲巴县| 铁力市| 建德市| 乐昌市| 固阳县| 静乐县| 上饶县| 瓦房店市| 德兴市| 昆山市| 昭苏县| 焦作市| 保康县| 东阿县| 旺苍县| 河源市| 邢台县| 沙坪坝区| 视频| 金门县| 三门县| 苏尼特左旗| 基隆市| 涞水县| 奉新县| 宜阳县| 满洲里市| 绥棱县| 榆社县| 庆元县| 泰和县| 双流县| 密云县| 四平市| 共和县| 水富县| 信阳市| 永州市|