亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

mini-uart

  • UART 4 UART參考設(shè)計(jì),Xilinx提供VHDL代碼

    UART 4 UART參考設(shè)計(jì),Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders:  \vhdl_source  -- Source VHDL files:      uart.vhd  - top level file      txmit.vhd - transmit portion of uart      rcvr.vhd -  - receive portion of uart \vhdl_testfixture  -- VHDL Testbench files. This files only include the testbench behavior, they         do not instantiate the DUT. This can easily be done in a top-level VHDL          file or a schematic. This folder contains the following files:      txmit_tb.vhd  -- Test bench for txmit.vhd.      rcvr_tf.vhd  -- Test bench for rcvr.vhd.

    標(biāo)簽: UART Xilinx VHDL 參考設(shè)計(jì)

    上傳時間: 2013-11-07

    上傳用戶:jasson5678

  • AD接收UART發(fā)送模塊

    AD接收UART發(fā)送模塊

    標(biāo)簽: UART 接收 發(fā)送 模塊

    上傳時間: 2013-10-28

    上傳用戶:zhang_yi

  • 基于TI公司Cortex-M3的uart超級通信開發(fā)

    嵌入式 基于TI公司Cortex-M3的uart超級通信開發(fā) 實(shí)現(xiàn)兩個數(shù)相加求和

    標(biāo)簽: Cortex-M uart TI公司 超級

    上傳時間: 2013-11-18

    上傳用戶:shuizhibai

  • 基于FPGA和UART的MCU總線數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

    為了實(shí)現(xiàn)某生產(chǎn)線上MCU的數(shù)據(jù)采集,設(shè)計(jì)了一種基于FPGA和UART的數(shù)據(jù)采集系統(tǒng),并完成系統(tǒng)的軟硬件設(shè)計(jì)。整個設(shè)計(jì)完全采用硬件邏輯VHDL語言,集成在一枚Altera的cyclone芯片內(nèi),設(shè)計(jì)了單片機(jī)總線與FPGA接口邏輯,數(shù)據(jù)緩存的雙端口RAM、FIFO和UART串行發(fā)送模塊。通過仿真和實(shí)際應(yīng)用證明系統(tǒng)的準(zhǔn)確性,該方法和理念具有一定的通用性,為數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)提供了一個新思路,使系統(tǒng)更緊湊,易維護(hù),更可靠。

    標(biāo)簽: FPGA UART MCU 總線

    上傳時間: 2013-10-11

    上傳用戶:lliuhhui

  • 基于NiosⅡ的UART設(shè)計(jì)與實(shí)現(xiàn)

    設(shè)計(jì)了一種基于NiosⅡ的UART系統(tǒng),采用軟硬件協(xié)作設(shè)計(jì)的思想調(diào)用了UART核并通過編譯相關(guān)軟件驅(qū)動的方式實(shí)現(xiàn)RS232協(xié)議的通信。首先介紹了UART的協(xié)議原理,然后描述了基本的硬件構(gòu)造和軟件編程方法。編譯仿真無誤后下載到芯片通過串口調(diào)試軟件進(jìn)行了調(diào)試驗(yàn)證。

    標(biāo)簽: Nios UART

    上傳時間: 2013-10-27

    上傳用戶:huyahui

  • Blackfin嵌入式對稱性多處理器的初步技術(shù)數(shù)據(jù)手冊

    概要2 個對稱的600MHz 高性能Blackfin 內(nèi)核328K Bytes 片內(nèi)存儲器每個 Blackfin 內(nèi)核包括:2 個16 位MAC,2 個40 位ALU,4 個8 位視頻ALU,以及1 個40 位移位器RISC 式寄存器和指令模型,編程簡單,編譯環(huán)境友好先進(jìn)的調(diào)試、跟蹤和性能監(jiān)視內(nèi)核電壓 0.8V-1.2V,片內(nèi)調(diào)壓器可調(diào)兼容 3.3V 及2.5V I/O256 引腳Mini-BGA 和297 引腳PBGA 兩種封裝外設(shè)兩個并行輸入/輸出外圍接口單元,支持ITU-R 656 視頻數(shù)據(jù)格式,可與ADI 的模擬前端ADC 無縫連接2 個雙通道全雙工同步串行接口,支持8 個立體聲I2S 通道2 個16 通道DMA 控制器和1 個內(nèi)部存儲器DMA 控制器SPI 兼容端口12 個通用32-bit 定時/計(jì)數(shù)器,支持PWMSPI 兼容端口支持 IrDA 的UART2 個“看門狗”定時器48 個可編程標(biāo)志引腳1x-63x 倍頻的片內(nèi)PLL

    標(biāo)簽: Blackfin 嵌入式 對稱性 多處理器

    上傳時間: 2013-11-06

    上傳用戶:YUANQINHUI

  • Pocket Mini開發(fā)板說明書

    Pocket Mini開發(fā)板說明書

    標(biāo)簽: Pocket Mini 開發(fā)板 說明書

    上傳時間: 2015-01-01

    上傳用戶:immanuel2006

  • UART 4 UART參考設(shè)計(jì),Xilinx提供VHDL代碼

    UART 4 UART參考設(shè)計(jì),Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders:  \vhdl_source  -- Source VHDL files:      uart.vhd  - top level file      txmit.vhd - transmit portion of uart      rcvr.vhd -  - receive portion of uart \vhdl_testfixture  -- VHDL Testbench files. This files only include the testbench behavior, they         do not instantiate the DUT. This can easily be done in a top-level VHDL          file or a schematic. This folder contains the following files:      txmit_tb.vhd  -- Test bench for txmit.vhd.      rcvr_tf.vhd  -- Test bench for rcvr.vhd.

    標(biāo)簽: UART Xilinx VHDL 參考設(shè)計(jì)

    上傳時間: 2013-11-02

    上傳用戶:18862121743

  • USB TO RS232 RS485 UART轉(zhuǎn)接板電路原理圖

    USB TO RS232 RS485 UART轉(zhuǎn)接板電路原理圖

    標(biāo)簽: RS UART USB 232

    上傳時間: 2013-10-22

    上傳用戶:macarco

  • arm s3c44b0x 的uart程序源碼

    arm s3c44b0x 的uart程序源碼

    標(biāo)簽: s3c44b0x uart arm 程序源碼

    上傳時間: 2013-11-30

    上傳用戶:chenlong

主站蜘蛛池模板: 平顶山市| 深州市| 丰台区| 泰兴市| 固阳县| 体育| 东至县| 衢州市| 荣成市| 杭州市| 临汾市| 上饶市| 江阴市| 富锦市| 苍溪县| 莱西市| 子洲县| 衡东县| 定襄县| 宁晋县| 平山县| 蕉岭县| 化州市| 河南省| 牙克石市| 三门峡市| 伊金霍洛旗| 公主岭市| 疏附县| 杭锦旗| 平利县| 叶城县| 五大连池市| 汝南县| 德格县| 营口市| 临武县| 沈阳市| 公安县| 武宁县| 大化|