DSP算法 PROGRAM TO FIND MIN, MAX, MEAN AND VARIANCE OF RECORDS IN AN EXISTING DSP DATA FILE
標(biāo)簽： DSP EXISTING VARIANCE PROGRAM
上傳時(shí)間： 2017-02-21
上傳用戶：lingzhichao
用VHDL 語言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計(jì)中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性。
上傳時(shí)間： 2013-12-28
上傳用戶：zhengzg
Max+Plus II 的ppt文檔，看后可以很輕易上手Max+Plus II
上傳時(shí)間： 2013-12-28
上傳用戶：13160677563
Component to show a lcd screen. in full color and max. performens
標(biāo)簽： performens Component screen color
上傳時(shí)間： 2014-01-24
上傳用戶：Shaikh
Max Log MAP decoding
標(biāo)簽： decoding Max Log MAP
上傳時(shí)間： 2017-04-12
上傳用戶：kbnswdifs
This is a timer using 24 hours max until the pc shuts down, it is tested in windows xp
標(biāo)簽： windows tested hours timer
上傳時(shí)間： 2017-04-12
上傳用戶：VRMMO
在 MAX+PLUS II開發(fā)環(huán)境下采用 VHDL語言 設(shè)計(jì)并實(shí)現(xiàn)了電表抄表器 討論了系統(tǒng)的四個(gè) 組成模塊的設(shè)計(jì)和 VHDL 的實(shí)現(xiàn) 每個(gè)模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形仿真 下載芯片測試 完成了抄表器的功能
上傳時(shí)間： 2013-12-26
上傳用戶：myworkpost
摘要: 本文介紹了基于FPGA 的出租車計(jì)價(jià)器系統(tǒng)的功能、設(shè)計(jì)思想和實(shí)現(xiàn), 該設(shè)計(jì)采用模塊化自上而下的層次化設(shè)計(jì),頂 層設(shè)計(jì)有5 個(gè)模塊,各模塊中子模塊采用VHDL 或圖形法設(shè)計(jì)。在Max+plusⅡ下實(shí)現(xiàn)編譯、仿真等,最后成功下載到FPGA 芯 片中。完成了可預(yù)置自動(dòng)計(jì)費(fèi)、自動(dòng)計(jì)程、計(jì)時(shí)、空車顯示等多功能計(jì)價(jià)器。由于FPGA 具有高密度、可編程及有強(qiáng)大的軟件 支持等特點(diǎn),所以該設(shè)計(jì)具有功能強(qiáng)、靈活和可靠性高等特點(diǎn),具有一定的實(shí)用價(jià)值。
上傳時(shí)間： 2013-12-09
上傳用戶：llandlu
max-plus2設(shè)計(jì)超級詳細(xì)的入門教程，全部圖解，能讓你快速入門！！！！絕對原創(chuàng)！
上傳時(shí)間： 2014-11-26
上傳用戶：jhksyghr
MAX+PLUSII使用說明 很具體是初學(xué)者的必讀之物
標(biāo)簽： PLUSII MAX 使用說明 初學(xué)者
上傳時(shí)間： 2017-05-22
上傳用戶：lijinchuan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
