HT45F43 特性特性特性特性 MCU 特性：內(nèi)建 2x OPAs & 2x Comparators, EEPROM, HIRC 4MHz + 32K LIRC，節(jié)省外部器件 傳感器：電化學 Sensor（ME2-CO） 電源電壓：9V 堿性電池 高音量蜂鳴器輸出：（＞85DB） 待機電流：Typ.21uA, Max.27uA 低電壓檢測：7.5V 自測 / 校準功能 LED 顯示：紅、黃、綠三顆 LED 指示 使用 HT45F43 內(nèi)建 OSC & Reset 電路，節(jié)省外部器件 使用 HT45F43 內(nèi)建 OPA 進行 CO Sensor 信號放大，節(jié) 省外部器件 WATCHDOG 每 32 秒喚醒一次進行 CO 濃度偵測和電池電壓偵測
上傳時間： 2013-06-16
上傳用戶：qunquan
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優(yōu)良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現(xiàn)，在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(tǒng)(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質(zhì)。本文介紹了一種基于TD-ERCS構(gòu)造偽隨機序列發(fā)生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現(xiàn)場可編程門陣列 (Field Programmable Gate Array，F(xiàn)PGA)為平臺的硬件設計實現(xiàn)方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個系統(tǒng)的設計，通過了仿真與適配，完成了硬件調(diào)試；詳細地論述了系統(tǒng)總體框架及內(nèi)部模塊設計，重點介紹了TD-ERCS算法實現(xiàn)單元的設計，并在系統(tǒng)中設計加入了異步串行接口，完善了整個系統(tǒng)的模塊化，可使系統(tǒng)嵌入到現(xiàn)有的各類密碼系統(tǒng)與設備中；基于FDELPHI編程環(huán)境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發(fā)的PRSG硬件產(chǎn)品提供了人機交互界面，也為分析與測試硬件系統(tǒng)產(chǎn)生的CPRS提供了方便；同時依據(jù)美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統(tǒng)產(chǎn)生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。
上傳時間： 2013-06-20
上傳用戶：heart520beat
本文在闡述卷積碼編解碼器基本工作原理的基礎上，提出了在MAX+PlusⅡ開發(fā)平臺上基于VHDL語言設計（2，1，6）卷積碼編解碼器的方法。
上傳時間： 2013-06-16
上傳用戶：zfh920401
FEATURES Unique 1-Wire interface requires only one port pin for communication Multidrop capability simplifies distributed temperature sensing applications Requires no external components Can be powered from data line. Power supply range is 3.0V to 5.5V Zero standby power required Measures temperatures from -55°C to +125°C. Fahrenheit equivalent is -67°F to +257°F ±0.5°C accuracy from -10°C to +85°C Thermometer resolution is programmable from 9 to 12 bits Converts 12-bit temperature to digital word in 750 ms (max.) User-definable, nonvolatile temperature alarm settings Alarm search command identifies and addresses devices whose temperature is outside of programmed limits (temperature alarm condition) Applications include thermostatic controls, industrial systems, consumer products, thermometers, or any thermally sensitive system
上傳時間： 2013-08-04
上傳用戶：CHENKAI
·文件列表: DSP+Mp3+USB+FAT12的所有源程序。 ...............................\MP3_Decoder_Project ...............................\...................\cc_build_Debug.log ..................
上傳時間： 2013-04-24
上傳用戶：1136815862
·文件列表: 10.20_LED(72).bin BROM.DLL FlashTest_DA.bin Flash_tool.exe Flash_tool.INI MT6218A_CANNON_DA.bin MTK_AllInOne_DA.bin ReleaseNote.log
上傳時間： 2013-06-22
上傳用戶：2007yqing
·《智能系統(tǒng)的研究與發(fā)展 二十六》(Research and Development in Intelligent Systems XXVI)(Max Barmer & Richard Ellis)文字版[PDF]
標簽： nbsp 智能系統(tǒng) 發(fā)展
上傳時間： 2013-06-21
上傳用戶：宋桃子
目 錄 第一章 概述 3 第一節(jié) 硬件開發(fā)過程簡介 3 §1.1.1 硬件開發(fā)的基本過程 4 §1.1.2 硬件開發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責與基本技能 4 §1.2.1 硬件工程師職責 4 §1.2.1 硬件工程師基本素質(zhì)與技術 5 第二章 硬件開發(fā)規(guī)范化管理 5 第一節(jié) 硬件開發(fā)流程 5 §3.1.1 硬件開發(fā)流程文件介紹 5 §3.2.2 硬件開發(fā)流程詳解 6 第二節(jié) 硬件開發(fā)文檔規(guī)范 9 §2.2.1 硬件開發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開發(fā)相關的流程文件介紹 11 §3.3.1 項目立項流程： 11 §3.3.2 項目實施管理流程： 12 §3.3.3 軟件開發(fā)流程： 12 §3.3.4 系統(tǒng)測試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗收流程 13 第三章 硬件EMC設計規(guī)范 13 第一節(jié) CAD輔助設計 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術參數(shù) 19 §3.2.2 FPGA的開發(fā)工具的使用： 22 §3.2.3 EPLD產(chǎn)品性能和技術參數(shù) 23 §3.2.4 MAX + PLUS II開發(fā)工具 26 §3.2.5 VHDL語音 33 第三節(jié) 常用的接口及總線設計 42 §3.3.1 接口標準： 42 §3.3.2 串口設計： 43 §3.3.3 并口設計及總線設計： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標準接口聯(lián)接方法 45 §3.3.6 RS－485標準接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設計指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標準電路 49 §3.4.5 高速時鐘線設計 50 §3.4.6 接口驅(qū)動及支持芯片 51 §3.4.7 復位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設計及常用儀器 53 第五節(jié) 邏輯電平設計與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標準 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設計指南 67 §3.6.1 公司常用母板簡介 67 §3.6.2 高速傳線理論與設計 70 §3.6.3 總線阻抗匹配、總線驅(qū)動與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節(jié) 單板軟件開發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設計 88 §3.8.1 接地設計 88 §3.8.2 電源設計 91 第九節(jié) 時鐘、同步與時鐘分配 95 §3.9.1 時鐘信號的作用 95 §3.9.2 時鐘原理、性能指標、測試 102 第十節(jié) DSP技術 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點與應用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協(xié)議及標準 120 第一節(jié) 國際標準化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開發(fā)常用通信標準 122 §4.2.1 ISO開放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標準 125 §4.2.4 V系列標準 125 §4.2.5 TIA/EIA 系列接口標準 128 §4.2.5 CCITT X系列建議 130 參考文獻 132 第五章 物料選型與申購 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購流程 144 第六節(jié) 接觸供應商須知 145 第七節(jié) MRPII及BOM基礎和使用 146
標簽： 硬件工程師
上傳時間： 2013-05-28
上傳用戶：pscsmon
·文件列表: SVPWM20k-ny ...........\bldc05_mat.asm ...........\CC_BUILD.LOG ...........\DS18B20.ASM ...........\Ds18b20.obj ...........\F240
上傳時間： 2013-06-25
上傳用戶：chenlong
文中介紹了QPSK調(diào)制解調(diào)的原理，并基于FPGA實現(xiàn)了QPSK調(diào)制解調(diào)電路。MAX+PLUSII環(huán)境下的仿真結(jié)果表明了該設計的正確性。
標簽： QPSK 調(diào)制解調(diào)
上傳時間： 2013-08-07
上傳用戶：digacha
