在3G移動(dòng)通信網(wǎng)絡(luò)建設(shè)中，如何實(shí)現(xiàn)密集城區(qū)的無(wú)線網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡(luò)覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠(yuǎn)單元兩個(gè)設(shè)備，這樣既節(jié)省空間、降低設(shè)置成本，又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機(jī)用于WCDMA基站系統(tǒng)的射頻拉遠(yuǎn)單元中，實(shí)現(xiàn)移動(dòng)通信網(wǎng)中射頻信號(hào)的傳輸工作。 數(shù)字收發(fā)機(jī)主要由射頻處理部分、模數(shù)/數(shù)模轉(zhuǎn)換部分、數(shù)字上下變頻處理部分、接口轉(zhuǎn)換以及數(shù)字光模塊組成。本文研究的重點(diǎn)是數(shù)字上下變頻處理部分。設(shè)計(jì)采用軟件無(wú)線電的架構(gòu)和FPGA技術(shù)，所設(shè)計(jì)的數(shù)字上下變頻部分可以在不修改硬件電路的基礎(chǔ)上只需修改軟件部分的參數(shù)則可實(shí)現(xiàn)多種頻率的變頻處理，極大地降低了開(kāi)發(fā)成本，且縮短了開(kāi)發(fā)周期。 根據(jù)系統(tǒng)設(shè)計(jì)的設(shè)計(jì)要求，以及現(xiàn)有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應(yīng)用公司提供的Dspbuilder作為系統(tǒng)級(jí)的開(kāi)發(fā)工具，應(yīng)用Quartus Ⅱ作為綜合、布局布線工具實(shí)現(xiàn)數(shù)字上下變頻處理部分設(shè)計(jì)。 本文的主要研究工作包括以下幾個(gè)部分： (1)對(duì)數(shù)字收發(fā)機(jī)的整體結(jié)構(gòu)進(jìn)行分析研究，確定數(shù)字收發(fā)機(jī)的實(shí)現(xiàn)結(jié)構(gòu)和各個(gè)部分的功能； (2)通過(guò)對(duì)數(shù)字上下變頻的相關(guān)理論的研究，分析出數(shù)字上下變頻的結(jié)構(gòu)、實(shí)現(xiàn)方法及性能； (3)通過(guò)對(duì)數(shù)控振蕩器、CIC濾波器、FIR濾波器進(jìn)行理論研究、內(nèi)部實(shí)現(xiàn)結(jié)構(gòu)以及性能分析，得出具體的參數(shù)和仿真實(shí)現(xiàn)結(jié)構(gòu)； (4)使用FPGA中的IP核技術(shù)來(lái)實(shí)現(xiàn)數(shù)字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進(jìn)行NCO、CIC、FIR的仿真工作；并得出數(shù)字上下變頻的總體仿真實(shí)現(xiàn)結(jié)果； (5)對(duì)高速收發(fā)通道進(jìn)行了研究和設(shè)計(jì)，根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結(jié)構(gòu)，并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實(shí)現(xiàn)了數(shù)字收發(fā)機(jī)的信號(hào)的串并/并串的接口轉(zhuǎn)換。為后續(xù)繼續(xù)研究工作奠定基礎(chǔ)。
標(biāo)簽： FPGA 數(shù)字 收發(fā)機(jī) 信號(hào)處理
上傳時(shí)間： 2013-06-21
上傳用戶：zhuo0008
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來(lái)越廣。但由于定位過(guò)程中各種誤差源的存在，單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度：①用高精度相位天線、差分技術(shù)等通過(guò)提高硬件成本獲取高精度；②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中，后者相對(duì)于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間，傳統(tǒng)CPU往往不能滿足實(shí)時(shí)性的要求，而FPGA以其快速并行計(jì)算越來(lái)越受到青睞。 本文在FPGA平臺(tái)上，根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想，由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換，最終到kalman濾波遞推計(jì)算減小定位誤差，實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開(kāi)發(fā)奠定了基礎(chǔ)。具體工作如下： 基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式，通過(guò)串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過(guò)LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型，實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果，從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過(guò)程中，利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù)，再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算，以此簡(jiǎn)化公式運(yùn)算量，達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過(guò)程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程，并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì)，并通過(guò)Matlab進(jìn)行仿真。結(jié)果表明，本文設(shè)計(jì)的卡爾曼濾波器收斂性好，定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上，實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿足實(shí)時(shí)性的基礎(chǔ)上，通過(guò)IP核、模塊的分時(shí)復(fù)用和樹(shù)狀結(jié)構(gòu)節(jié)省資源，實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波，達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái)，采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個(gè)邏輯資源，時(shí)鐘頻率達(dá)到100MHZ以上，滿足實(shí)時(shí)性信號(hào)處理要求，在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：二驅(qū)蚊器
包含labview2010的激活工具；下載后右擊選擇安裝目錄內(nèi)licence manager 里的lisence 文件
上傳時(shí)間： 2013-04-24
上傳用戶：JANEM
·內(nèi)容簡(jiǎn)介本書(shū)從MATLAB仿真角度系統(tǒng)地介紹了PID控制的基本理論、基本方法和應(yīng)用技術(shù)，是作者多年來(lái)從事控制系統(tǒng)教學(xué)和科研工作的結(jié)晶，同時(shí)融入了國(guó)內(nèi)外同行近年來(lái)所取得的新成果。 全書(shū)共分10章，包括連續(xù)系統(tǒng)和離散系統(tǒng)的PID控制；常用數(shù)字PID控制；專家PID和模糊PID控制；神經(jīng)PID控制；遺傳算法PID控制；多變量解耦PID控制；幾種先進(jìn)的PID控制；灰色PID控制；伺服系統(tǒng)PID控制；PID
上傳時(shí)間： 2013-06-18
上傳用戶：417313137
ecom串口助手是一款帶CRC計(jì)算的串口(RS232)調(diào)試軟件。由我愛(ài)IC導(dǎo)航網(wǎng)工作室開(kāi)發(fā)(http://www.52ic.net/)。ecom串口助手支持常用的110 ~ 921600bps波特率，能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位，能以ASCII碼或十六進(jìn)制接收或發(fā)送任何數(shù)據(jù)或字符（包括中文），能發(fā)送任意大小的文本文件，可以任意設(shè)定自動(dòng)發(fā)送周期，并能將接收數(shù)據(jù)保存成文本文件。帶有文件或數(shù)據(jù)串的ModebusCRC16校驗(yàn)、CRC16校驗(yàn)、累加和校驗(yàn)、異或校驗(yàn)，ModebusLRC計(jì)算工具，是工程師調(diào)試單片機(jī)串口的好助手工具。 2、軟件特點(diǎn) 1、 支持Windows 9x / 2000 / XP / 2003 / Vista / Win7系統(tǒng)； 2、 綠色軟件，不需安裝。運(yùn)行解壓軟件，將壓縮包解壓到指定目錄即可。卸載時(shí)只需將程序目錄刪除； 3、 支持常用的110 ~ 921600bps波特率； 4、 端口范圍是COM1-COM255，支持?jǐn)U展端口(USB轉(zhuǎn)RS232)； 5、 能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位； 6、 能以字符或十六進(jìn)制收發(fā)數(shù)據(jù)，支持中文字符的收發(fā)； 7、 支持文件數(shù)據(jù)的發(fā)送； 8、 數(shù)據(jù)發(fā)送區(qū)允許設(shè)置發(fā)送周期，自動(dòng)發(fā)送數(shù)據(jù)； 9、 支持鍵盤輸入，將鍵盤數(shù)據(jù)發(fā)送到串口； 10、 支持定時(shí)保存接收窗口數(shù)據(jù)，便于查看長(zhǎng)時(shí)間調(diào)試記錄信息； 11、 有效的檢測(cè)通訊錯(cuò)誤，避免軟件死機(jī)(如USB轉(zhuǎn)串口設(shè)備拔出檢測(cè))； 12、 數(shù)據(jù)接收窗口及文件發(fā)送均采用多線程設(shè)計(jì)。 13、 帶有文件和數(shù)據(jù)幀ModebusCRC16校驗(yàn)、CRC16校驗(yàn)、累加和校驗(yàn)、異或校驗(yàn)，ModebusLRC計(jì)算工具。發(fā)送的數(shù)據(jù)幀可選添加計(jì)算結(jié)果，將校驗(yàn)結(jié)果連同數(shù)據(jù)幀一同打包發(fā)送出去。 V2.00版本增加功能 1、添加X(jué)modem功能（128個(gè)字節(jié)發(fā)送，只支持CRC校驗(yàn)）。 2、增加X(jué)modem-1k功能（1024個(gè)字節(jié)發(fā)送，只支持CRC校驗(yàn)）。 3、支持命令啟動(dòng)Xmodem-1k功能（可以做自動(dòng)傳輸文件功能）。 V2.20版本增加功能 1、添加自定義數(shù)據(jù)幀頭，數(shù)據(jù)幀尾功能。 2、添加數(shù)據(jù)幀ModebusCRC16校驗(yàn)、CRC16校驗(yàn)、累加和校驗(yàn)、異或校驗(yàn)，ModebusLRC等校驗(yàn)協(xié)議。 3、添加數(shù)據(jù)包鏡像回發(fā)功能。 4、添加接收對(duì)話框字體修改按鈕。 5、添加轉(zhuǎn)義符號(hào)選擇。 6、支持命令串文件發(fā)送（具體見(jiàn)命令串文件模板使用說(shuō)明）。 7、添加窗口總是浮在最前面按鈕，添加命令串隱藏顯示按鈕。 V2.40版本增加功能 1、增加110、300、600波特率。 2、修正接收窗體字體設(shè)置按鈕功能，增加接收窗體背景色設(shè)置按鈕。 V2.60版本增加功能 1、增加“校驗(yàn)結(jié)果”按鈕，實(shí)現(xiàn)文件或者數(shù)據(jù)幀的ModebusCRC16校驗(yàn)、CRC16校驗(yàn)、累加和校驗(yàn)、異或校驗(yàn)，ModebusLRC的計(jì)算結(jié)果顯示。
標(biāo)簽： CRC 計(jì)算 串口調(diào)試 軟件
上傳時(shí)間： 2013-06-06
上傳用戶：axxsa
單片機(jī)字符漢字顯示編碼字模提取工具；支持8*8~32*32點(diǎn)陣字符或漢字；提取順序和輸出格式可選。
上傳時(shí)間： 2013-04-24
上傳用戶：lishuoshi1996
用matlab編寫(xiě)的 Hidden Markov Modelling 工具包 應(yīng)用便捷 在國(guó)外網(wǎng)站找到的 還不錯(cuò)
上傳時(shí)間： 2013-07-26
上傳用戶：ywqaxiwang
壓縮包內(nèi)包含了：FPGA設(shè)計(jì)初級(jí)班和提高班培訓(xùn)課堂PPT；實(shí)驗(yàn)的源代碼；實(shí)驗(yàn)指導(dǎo)書(shū)！
標(biāo)簽： FPGA 實(shí)驗(yàn) 源代碼
上傳時(shí)間： 2013-08-11
上傳用戶：dyctj
SDRAM控制模塊；圖象采集系統(tǒng)說(shuō)明性穩(wěn)當(dāng)；DSP圖象采集系統(tǒng)。SDRAM作為存儲(chǔ)器。
上傳時(shí)間： 2013-08-23
上傳用戶：plsee
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開(kāi)發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開(kāi)發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開(kāi)發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開(kāi)發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開(kāi)發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開(kāi)發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開(kāi)發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)的行為描述語(yǔ)句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開(kāi)發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開(kāi)發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開(kāi)發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-19
上傳用戶：wxqman
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
