亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

lcd控制器

  • can協(xié)議vhdl控制器

    目前市面上比較流行的can協(xié)議vhdl控制器，提供源碼參考設(shè)計(jì)，同仁可自行下載

    標(biāo)簽： vhdl can 協(xié)議 控制器

    上傳時(shí)間： 2013-08-12

    上傳用戶：非洲之星

  • 用Altera CPLD做為控制器從Flash上讀取image文件

    用Altera CPLD做為控制器從Flash上讀取image文件對(duì)Altera FPGA編程

    標(biāo)簽： Altera Flash image CPLD

    上傳時(shí)間： 2013-08-13

    上傳用戶：zwei41

  • FPGA的SPI控制器

    基于FPGA的SPI控制器.doc,包括FPGA實(shí)現(xiàn)地源代碼和協(xié)議的基本介紹\\r\\n

    標(biāo)簽： FPGA SPI 控制器

    上傳時(shí)間： 2013-08-14

    上傳用戶：lili123

  • 基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以JTAG的ISP方式配置XILINXFPGA的實(shí)現(xiàn)過程

    基于ARM 微控制器配置FPGA 的實(shí)現(xiàn)\r\n摘　要:介紹了基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 FPGA 的實(shí)現(xiàn)過程。這是一種靈活和經(jīng)濟(jì)的FPGA 的配置方法。介紹了ISP 和J TAG 的原\r\n理、系統(tǒng)實(shí)現(xiàn)的流程、硬件電路設(shè)計(jì)、J TAG 驅(qū)動(dòng)算法的實(shí)現(xiàn)和配置時(shí)間的測(cè)試結(jié)果。

    標(biāo)簽： XILINXFPGA ATMEL 4081 JTAG

    上傳時(shí)間： 2013-08-15

    上傳用戶：gououo

  • 基于FPGA的PID控制器設(shè)計(jì)研究

    基于FPGA的PID控制器設(shè)計(jì)研究，適合用fpga開發(fā)控制系統(tǒng)的專業(yè)人員參考

    標(biāo)簽： FPGA PID 制器設(shè)計(jì)

    上傳時(shí)間： 2013-08-15

    上傳用戶：xlcky

  • FPGA的uart控制器的verilog源程序

    FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功

    標(biāo)簽： verilog FPGA uart 控制器

    上傳時(shí)間： 2013-08-15

    上傳用戶：qazxsw

  • lcd掃描

    lcd掃描缺少文件 缺少文件

    標(biāo)簽： lcd

    上傳時(shí)間： 2013-08-15

    上傳用戶：行者Xin

  • 一種以CPLD為核心、以VHDL為開發(fā)工具的時(shí)間控制器

    本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時(shí)間控制器，該控制器不僅具有時(shí)間功能，而且具有定時(shí)器功能，能在00：00～23：59之間任意設(shè)定開啟時(shí)間和關(guān)閉時(shí)間，其設(shè)置方便、靈活，廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時(shí)控制。

    標(biāo)簽： CPLD VHDL 核心 開發(fā)工具

    上傳時(shí)間： 2013-08-16

    上傳用戶：chenjjer

  • LCD CPLD(復(fù)雜可編程邏輯器件)

    LCD 因其輕薄短小,低功耗,無輻射,平面直角顯示,以及影像穩(wěn)定等特點(diǎn),當(dāng)今應(yīng)用非常廣泛。CPLD(復(fù)雜可編程邏輯器件) 是一種具有豐富可編程功能引腳的可編程邏輯器件,不僅可實(shí)現(xiàn)常規(guī)的邏輯器件功能,還可以實(shí)現(xiàn)復(fù)雜而獨(dú)特的時(shí)序邏輯功能。并且具有ISP (在線可編\\r\\n程) [1 ] 功能,便于進(jìn)行系統(tǒng)設(shè)計(jì)和現(xiàn)場(chǎng)對(duì)系統(tǒng)進(jìn)行功能修改、調(diào)試、升級(jí)。通常CPLD 芯片都有著上萬次的重寫次數(shù),即用CPLD[ 2 ] 進(jìn)行硬件設(shè)計(jì),就像軟件設(shè)計(jì)一樣靈活、方便。而現(xiàn)今LCD的控制大都采用

    標(biāo)簽： CPLD LCD 可編程邏輯器件

    上傳時(shí)間： 2013-08-16

    上傳用戶：zhliu007

  • 針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法

    針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n

    標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層

    上傳時(shí)間： 2013-08-18

    上傳用戶：青春給了作業(yè)95

主站蜘蛛池模板： 嵊州市| 山西省| 黄大仙区| 昌吉市| 四平市| 文成县| 迁安市| 图木舒克市| 德钦县| 武威市| 屯留县| 光泽县| 娄底市| 柯坪县| 肇州县| 阿坝| 尖扎县| 东莞市| 佛山市| 阿拉善左旗| 河北省| 乐东| 铁力市| 梁河县| 周宁县| 镇远县| 顺义区| 宜都市| 吴桥县| 赫章县| 常州市| 桦南县| 北京市| 沁水县| 宁城县| 怀仁县| 新津县| 城固县| 金寨县| 古交市| 玉溪市|