亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

icl8038 信號(hào)發(fā)生器

  • 卷積碼在CDMA2000中的應用及其譯碼器FPGA實現

    數字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據香農信息理論,只要使Es/N0足夠大,就可以達到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術,可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛,被ITU選入第三代移動通信系統,作為包括WCDMA,CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構,對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析,并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處:(1)采用通用碼表結構,支持可變碼率;幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想,利用四個ACS模塊并行運行,加快數據處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結構進行優化,防止數據讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運行于40MHZ系統時鐘下,內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性,可以方便地應用于CDMA2000移動通信系統。

    標簽: CDMA 2000 FPGA 卷積碼

    上傳時間: 2013-06-24

    上傳用戶:lingduhanya

  • C#音樂播放器源代碼

    用c#編寫的 音樂播放器播放源碼 能實現基本本地音樂的播放功能-Written with c# music player, the local source to achieve basic music playback

    標簽: 音樂播放器 源代碼

    上傳時間: 2013-07-22

    上傳用戶:6546544

  • AD/DA轉化器

    AD/DA轉化器,電子硬件工程師必備。比較基礎的入門知識,一起分享一下。

    標簽: AD DA 轉化器

    上傳時間: 2013-07-09

    上傳用戶:科學怪人

  • Turbo碼編碼譯碼算法與FPGA實現方法的研究

    本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實現.在概述信道編碼理論及其發展歷程之后,簡要地論述了Turbo碼的原理.然后分別對Turbo碼的MAP譯碼算法,LOG-MAP算法進行推導,在給出LOG-MAP的推導之后,提出了對于LOG-MAP譯碼算法的兩點改進,采用三階牛頓插值函數對校驗函數進行擬合,采用雙滑動窗口技術取代傳統的單滑動窗口技術.Turb碼還有一種譯碼復雜度相對較低的算法——SOVA算法,本文也給出了SOVA算法的詳細推導過程.在對LOG-MAP和SOVA算法的詳細推導之后,本文給出Turbo碼的軟件仿真,采用Matlab語言編寫Turbo碼仿真系統程序,仿真系統比較了單滑動窗口技術和雙滑動窗口技術在不同的信噪比下的譯碼性能.在軟件仿真的基礎上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實現方法.

    標簽: Turbo FPGA 編碼譯碼 算法

    上傳時間: 2013-06-19

    上傳用戶:plsee

  • 參數化Viterbi譯碼器的FPGA實現

    本文以某型號接收機的應用為背景,主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括:碼型、ACS(加比選)單元的數目、軟判決比特數、回溯深度等。用戶可以根據自己的需要設置不同的參數由開發工具生成不同的譯碼器用于不同的系統。  本文的創新之處在于,針對FPGA的內部結構提出了一種新的累加度量RAM的組織形式,大大節省了嵌入式RAM塊;提出了一種新的累加度量值的歸一化辦法;此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法,大大提高了仿真的速度。  所設計的(2,1,7)連續型5比特軟判決譯碼器已經應用于某型號接收機,經受了實際應用的考驗產生了巨大的經濟效益。

    標簽: Viterbi FPGA 參數 譯碼器

    上傳時間: 2013-04-24

    上傳用戶:waizhang

  • 超聲波霧化器

    超聲波霧化器:將水通過高頻震蕩產生微小的粒子達到霧化效果

    標簽: 超聲波霧化器

    上傳時間: 2013-08-05

    上傳用戶:dongqiangqiang

  • 深入了解數字示波器死區時間及其影響

    混合信號示波器 (MSO) 已成為 當今嵌入設備設計師的首選工具。 安捷倫科技公司 (前惠普公司) 于 1996年推出了首款MSO,并于近日 推出了第三代MSO。所有主要示波 器廠商現在都可提供混合信號示波 器。MSO在基礎示波器功能中增加 了16 個或更多邏輯分析儀采集信 道,及串行總線觸發和協議解碼功 能,研發工程師和技術人員可更快 調試其混合信號設計。MSO可彌補 傳統數字存儲示波器 (DSO) 和當今 更加復雜的邏輯分析儀及串行總線 協議分析儀之間的差距。那么MSO 與傳統DSO 相比,有哪些改善? 不 同廠商的MSO 之間的差別是什么?

    標簽: 數字示波器 死區時間

    上傳時間: 2013-04-24

    上傳用戶:huql11633

  • 基于FPGA采用PCM通信實現多路數據采集器的研制

    本文研制的數據采集器,用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能,由于試車臺是高速旋轉體,其工作環境惡劣,受電磁干擾大,而且設備要求高,如果遇到設備故障或設備事故,其損失相當巨大,保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上,選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計,其優點是FPGA技術在數據采集器中可以進行模塊化設計,增加了系統的抗干擾性、靈活性和適應性,并且可以將整個PCM通信系統設計成可編程序系統,用戶只要稍加變更程序,則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究,研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計,系統采用的是FPGA技術來實現數據采集和信號處理,采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊,構建了實時性和準確性通信網絡,實現了數據的采集。 測試數據和數據采集的實驗結果證明,采用FPGA技術實現PCM信號的編碼、傳輸、解碼,能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合,并且誤碼率較低,要遠遠優于傳統的方法。

    標簽: FPGA PCM 通信實現 多路

    上傳時間: 2013-04-24

    上傳用戶:com1com2

  • 基于FPGA的DAB信道編碼器輸入接口的設計與實現

    電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業的發展,對我國廣播業開發技術、信號的傳輸質量和速度提出了更高更新的要求,促使廣播科研人員不斷更新現有技術,以滿足人民群眾日益增長的需求。 本論文主要分析了現行廣播發射臺的數字廣播激勵器輸入接口的不足之處,根據歐洲ETS300799標準,實現了一種激勵器輸入接口的解決方案,這種方案將復接器送來的ETI(NA,G704)格式的碼流轉換成符合ETS300799標準ETI(NI)的標準碼流,并送往后面的信道編碼器。ETI(NA,G704)格式與現行的ETI(NI,G703)格式相比,主要加入了交織和RS糾錯編碼,使得信號抗干擾能力大大加強,提高了節目從演播室到發射臺的傳輸質量,特別是實時直播節目要求信號質量比較好時具有更大的作用。 本論文利用校驗位為奇數個的RS碼,對可檢不可糾的錯誤發出報警信號,通過其它方法替代原有信號,對音質影響不大,節省了糾正這個錯誤的資源和開發成本。 同時,我們采用FPGA硬件開發平臺和VHDL硬件描述語言編寫代碼實現硬件功能,而不采用專用芯片實現功能,使得修改電路和升級變得異常方便,大大提高了開發產品的效率,降低了成本。 經過軟件仿真和硬件驗證,本系統已經基本實現了預想的功能,擴展性較好,硬件資源開銷較小,具有實用價值。

    標簽: FPGA DAB 信道 編碼器

    上傳時間: 2013-07-15

    上傳用戶:afeiafei309

  • 基于FPGA的DQPSK調制解調器研究與設計

    本課題對DQPSK調制解調技術的FPGA實現進行了比較全面的研究,利用DQPSK調制技術實現了碼速200Kbps的調制器。調制載頻3.2MHz、帶寬180KHz、帶外抑制大于45dB,調制器設計達到預定要求。解調器硬件完成,軟件未全部實現,但完成了CIC濾波器、載波跟蹤環、位定時同步、并串轉換等幾個關鍵模塊的設計。對解調器做了實驗測試,驗證了相關模塊設計的正確性,解調器中重要的載波同步功能已能實現。 在本文中,主要介紹了DQPSK調制解調技術的FPGA實現。著重對差分編解碼、成形濾波器、Costas載波跟蹤環以及CIC濾波器進行了詳細敘述,對硬件設計則做了簡要的說明,給出了主要電路圖和實物圖。 在重要設計環節上,文中進行了比較細致的Matlab仿真及System View仿真,并給出了相關分析與說明。最后,采用VHDL 硬件描述語言對系統進行了設計與實現。文中對位定時同步以及CIC濾波器的可變速設計做了創新與改進。

    標簽: DQPSK FPGA 調制解調器

    上傳時間: 2013-05-22

    上傳用戶:michael52

主站蜘蛛池模板: 博湖县| 蒙山县| 筠连县| 静海县| 运城市| 朝阳县| 兰州市| 塔河县| 黄梅县| 思茅市| 乌拉特前旗| 色达县| 绥化市| 河北区| 孝感市| 东丽区| 榆中县| 锦州市| 蓬溪县| 永济市| 黑水县| 丰镇市| 浏阳市| 淳化县| 黄石市| 陆川县| 定边县| 巩留县| 个旧市| 调兵山市| 满城县| 抚松县| 壤塘县| 彰武县| 祁东县| 同德县| 稷山县| 乌海市| 舒城县| 资中县| 米泉市|