雙向控制全加器的VHDL實(shí)現(xiàn) 內(nèi)含iSE工程文件
標(biāo)簽： VHDL iSE 控制 全加器
上傳時(shí)間： 2014-01-22
上傳用戶：cjl42111
在xilinx的iSE環(huán)境中配置一個(gè)DCM組件，可進(jìn)行查看程序運(yùn)行的時(shí)間。通過串口與終端設(shè)備相連
標(biāo)簽： xilinx iSE DCM 環(huán)境
上傳時(shí)間： 2013-12-19
上傳用戶：lili123
用iSE中各種工具設(shè)計(jì)“運(yùn)動(dòng)計(jì)時(shí)表”.加深對(duì)FPGA/CPLD設(shè)計(jì)流程的理解，體會(huì)iSE集成的各種設(shè)計(jì)工具的使用方法與技巧。
標(biāo)簽： FPGA CPLD iSE 工具設(shè)計(jì)
上傳時(shí)間： 2016-06-28
上傳用戶：chens000
以LVDS設(shè)計(jì)為例學(xué)習(xí)iSE中的時(shí)序分析以及低層布局器的使用方法 在底層布局器中對(duì)LVDS管腳進(jìn)行約束的方法，底層布局器設(shè)計(jì)流程，底層布局器中的位置約束，時(shí)序分析器的使用方法，時(shí)序改進(jìn)向?qū)У氖褂玫?
標(biāo)簽： LVDS iSE 布局 時(shí)序分析
上傳時(shí)間： 2013-12-08
上傳用戶：semi1981
32×4bit 的RAM設(shè)計(jì)。VHD語言。能在iSE上仿真。
標(biāo)簽： 4bit RAM iSE VHD
上傳時(shí)間： 2014-02-18
上傳用戶：plsee
adi串行AD AD9229的控制使用iSE平臺(tái) Verilog語言
標(biāo)簽： Verilog 9229 adi iSE
上傳時(shí)間： 2013-12-27
上傳用戶：dsgkjgkjg
Xilinx—iSE的中文使用說明，寫的很簡單，但對(duì)于入門者很實(shí)用。看過市面上很多Xilinx的書，發(fā)現(xiàn)很多都是在這本書的基礎(chǔ)上稍加改寫，。
標(biāo)簽： Xilinx iSE 使用說明
上傳時(shí)間： 2013-12-23
上傳用戶：大融融rr
Xilinx－iSE輔助設(shè)計(jì)工具的中文使用說明，包括IP核生成器，布局布線器，F(xiàn)PGA底層編輯器，時(shí)序分析器，集成化邏輯分析工具，功率分析工具
標(biāo)簽： Xilinx iSE 輔助 設(shè)計(jì)工具
上傳時(shí)間： 2014-01-18
上傳用戶：zjf3110
PPT的形式演示Xilinx-iSE環(huán)境下時(shí)序約束的實(shí)現(xiàn)個(gè)結(jié)果
標(biāo)簽： Xilinx-iSE 環(huán)境 時(shí)序約束
上傳時(shí)間： 2013-12-26
上傳用戶：hebmuljb
學(xué)習(xí)Xilinx公司開發(fā)軟件iSE的基礎(chǔ)資料，從最基礎(chǔ)到復(fù)雜邏輯設(shè)計(jì)。
標(biāo)簽： Xilinx iSE 開發(fā)軟件
上傳時(shí)間： 2014-01-08
上傳用戶：Zxcvbnm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
