基于小波變換和神經(jīng)網(wǎng)絡(luò)理論,對(duì)非穩(wěn)定、大信噪比(SNR)變化的通信信號(hào)進(jìn)行有效的特征提取和分類,實(shí)現(xiàn)了通信信號(hào)調(diào)制方式的分類識(shí)別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細(xì)節(jié)作為特征采,實(shí)驗(yàn)得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號(hào)特征矢量,提取的信號(hào)特征矢量64點(diǎn);然后依據(jù)神經(jīng)網(wǎng)絡(luò)理論,分別采用BP網(wǎng)絡(luò)作為分類器對(duì)通信信號(hào)調(diào)制識(shí)別分類.從計(jì)算機(jī)模擬實(shí)驗(yàn)結(jié)果可知,該方法能很好地完成通信信號(hào)調(diào)制識(shí)別分類任務(wù),使識(shí)別正確率得到了明顯改善,同時(shí)降低了識(shí)別分類過程的復(fù)雜度,并且為通信信號(hào)調(diào)制識(shí)別的DSP實(shí)現(xiàn)提供了快速計(jì)算的理論基礎(chǔ).其次,介紹了TMS320LF2407 DSP和FPGA的結(jié)構(gòu)原理,并在此基礎(chǔ)上設(shè)計(jì)了數(shù)字信號(hào)處理板和制作調(diào)試電路板.最后,用匯編和C語言編制A/D程序、串口通信程序和應(yīng)用程序,并在信號(hào)處理板上調(diào)試和運(yùn)行.
標(biāo)簽： DSPs FPGA 通信信號(hào) 調(diào)制識(shí)別
上傳時(shí)間： 2013-07-23
上傳用戶：731140412
MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時(shí)的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時(shí)間： 2013-04-24
上傳用戶：924484786
擴(kuò)展頻譜通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗人為干擾、窄帶干擾、多徑干擾的能力。 本文介紹了擴(kuò)展頻譜通信的基本原理，對(duì)其數(shù)字實(shí)現(xiàn)方法進(jìn)行了深入分析和研究。詳細(xì)闡述了擴(kuò)頻理論基礎(chǔ)一香農(nóng)定理；建立了擴(kuò)頻通信系統(tǒng)的數(shù)學(xué)模型，并對(duì)其進(jìn)行了分析；在對(duì)偽隨機(jī)序列研究的基礎(chǔ)上，提出了應(yīng)用于本系統(tǒng)的m序列，并對(duì)其應(yīng)用特性進(jìn)行了研究；提出了中頻調(diào)制方案DQPSK，對(duì)其進(jìn)行了分析；深入研究了接收的同步問題—捕獲和跟蹤，并且在對(duì)數(shù)字匹配濾波器原理及其實(shí)現(xiàn)方法進(jìn)行深入研究的基礎(chǔ)上，提出基于數(shù)字匹配濾波器的捕獲和跟蹤方案；采用相關(guān)檢測的解擴(kuò)原理，完成了擴(kuò)頻數(shù)據(jù)的解擴(kuò)。
標(biāo)簽： FPGA 列車 擴(kuò)頻通信 基帶處理器
上傳時(shí)間： 2013-07-12
上傳用戶：lh25584
ISO和ITU-T制定的一系列視頻編碼國際標(biāo)準(zhǔn)的推出，開創(chuàng)了視頻通信和存儲(chǔ)應(yīng)用的新紀(jì)元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個(gè)共同的不斷追求的目標(biāo)，即在盡可能低的碼率(或存儲(chǔ)容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上，綜合出各種標(biāo)準(zhǔn)中實(shí)現(xiàn)途徑的共性和優(yōu)勢(shì)，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺(tái)上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點(diǎn)，建立一個(gè)可重構(gòu)的內(nèi)核處理模塊。進(jìn)一步的完善算法(運(yùn)算速度、精度)和外圍系統(tǒng)后，就可作為專用視頻壓縮編碼器進(jìn)行門級(jí)電路設(shè)計(jì)的原型，構(gòu)建一個(gè)片上可編程的獨(dú)立系統(tǒng)。 編碼器設(shè)計(jì)有良好的應(yīng)用前景，通過使用離散余弦變換和熵編碼，對(duì)運(yùn)動(dòng)圖像從空間上進(jìn)行壓縮編碼，使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲(chǔ)和編輯等方面的要求。同時(shí)，系統(tǒng)的設(shè)計(jì)將解碼的工作量大幅度降低，功能模塊在作適當(dāng)?shù)母膭?dòng)后可為解碼器的參考設(shè)計(jì)使用。 研究所涉及的各功能模塊都進(jìn)行了系統(tǒng)性的仿真和綜合，滿足工程樣機(jī)的前期研發(fā)需要。
上傳時(shí)間： 2013-04-24
上傳用戶：xiangwuy
隨著計(jì)算機(jī)和集成電路技術(shù)的不斷發(fā)展,基于EDA技術(shù)的芯片設(shè)計(jì)正在成為電子系統(tǒng)設(shè)計(jì)的主流.現(xiàn)場可編程門陣列(FPGA)作為一種可編程專用集成電路(ASIC)已經(jīng)廣泛應(yīng)用于計(jì)算機(jī)、通信、航空航天等各個(gè)領(lǐng)域.一般來講,FPGA多用于高速通信和高速信號(hào)處理領(lǐng)域,以發(fā)揮其處理速度快的特點(diǎn),本文將其應(yīng)用于一低速低功耗系統(tǒng)——某水下遠(yuǎn)程遙控接收系統(tǒng),主要用其在頻域來實(shí)現(xiàn)水下遠(yuǎn)程遙控的解碼,取得了令人滿意的效果.該文主要做了以下幾方面的工作.首先,深入研究和分析了在頻域?qū)崿F(xiàn)水下遠(yuǎn)程遙控解碼的原理并進(jìn)行了遙控指令編碼設(shè)計(jì);其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下遠(yuǎn)程遙控FPGA解碼芯片的設(shè)計(jì)工作,包括硬件描述語言(VHDL)編碼、電路前后仿真、綜合和布局布線工作,并對(duì)設(shè)計(jì)的FPGA解碼芯片進(jìn)行了初步的功耗估算:最后設(shè)計(jì)制作了一塊FPGA解碼芯片電路驗(yàn)證測試板,并完成了電路調(diào)試和測試.實(shí)驗(yàn)測試結(jié)果表明,用FPGA實(shí)現(xiàn)水下遠(yuǎn)程遙控解碼電路的方案是可行的,可以有效地縮小系統(tǒng)體積、提高系統(tǒng)可靠性,在保證系統(tǒng)性能情況下做到更低的功耗,還可以實(shí)現(xiàn)在系統(tǒng)配置和編程,使得系統(tǒng)的調(diào)試、升級(jí)和維護(hù)更加靈活方便.
標(biāo)簽： FPGA 遠(yuǎn)程遙控 解碼電路
上傳時(shí)間： 2013-06-03
上傳用戶：zoushuiqi
一個(gè)很好用的adf4350寄存器配置軟件，省卻了您繁瑣的計(jì)算寄存器值的時(shí)間
上傳時(shí)間： 2013-06-30
上傳用戶：海陸空653
詳細(xì)講述了各種基于LINUX的通信實(shí)驗(yàn)，包括GPRS，紅外線 ，藍(lán)牙 ，無線網(wǎng)絡(luò)等
上傳時(shí)間： 2013-07-07
上傳用戶：cuicuicui
IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢(shì)滿足了人們對(duì)于高速無線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號(hào)處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長足的進(jìn)步。在此情況下，以O(shè)FDM技術(shù)為核心實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C(jī)系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時(shí)，結(jié)合相應(yīng)的EDA工具對(duì)系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實(shí)現(xiàn)方案。整個(gè)設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法，由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中，針對(duì)XilinxVirtex-Ⅱ芯片對(duì)各個(gè)模塊進(jìn)行了詳細(xì)設(shè)計(jì)，通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實(shí)現(xiàn)高速的同步的信道編碼的功能模塊；通過比較符號(hào)定時(shí)的不同算法，給出了基于MultiplierlessCorrelator的實(shí)現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗(yàn)證了采用該算法后符號(hào)定時(shí)模塊的資源耗費(fèi)大大降低而功能卻依然和基于乘法器的符號(hào)定時(shí)模塊相當(dāng)；通過對(duì)Viterbi算法進(jìn)行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計(jì)和實(shí)現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計(jì)和PCB設(shè)計(jì)。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究價(jià)值及OFDM的優(yōu)缺點(diǎn)，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點(diǎn)，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時(shí)給出了本原型機(jī)系統(tǒng)的總體設(shè)計(jì)方案，并從硬件語言設(shè)計(jì)和FPGA硬件原理設(shè)計(jì)兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計(jì)。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對(duì)OFDM的青睞，相信本論文的工作對(duì)OFDM基帶傳輸系統(tǒng)的原型設(shè)計(jì)和實(shí)現(xiàn)具有一定的參考價(jià)值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時(shí)間： 2013-07-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對(duì)安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問題仍然相對(duì)落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢(shì),特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級(jí)的關(guān)鍵,對(duì)于容錯(cuò)、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對(duì)新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對(duì)3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對(duì)PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢(shì),并重點(diǎn)說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個(gè)系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號(hào).由于遵從高速性的要求,我們?cè)谟布x型的時(shí)候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會(huì)對(duì)這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).
上傳時(shí)間： 2013-04-24
上傳用戶：qazwsc
《CPLD_FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計(jì)》，運(yùn)用VHDL語言詳細(xì)介紹了數(shù)字通信系統(tǒng)的建模與設(shè)計(jì)，如HDB3碼的編寫
標(biāo)簽： CPLD_FPGA 數(shù)字通信 系統(tǒng)建模
上傳時(shí)間： 2013-06-11
上傳用戶：hwl453472107
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
