通信電路,主要為高頻電路,發射電路、接受電路、高頻放大、功率放大等電路。
標簽: 通信電路
上傳時間: 2013-06-14
上傳用戶:zsjinju
藍牙(Bluetooth)技術是近年來國外先進國家研究發展最快的短程無線通信技術之一,能夠廣泛地應用于工業短距離無線控制裝置、近距離移動無線控制設備、機器人控制、辦公自動化及多媒體娛樂設備等局部范圍內無線數據傳輸的領域中。在我國,由于對藍牙技術的研究還處于研究開發的初級階段, 還沒有形成藍牙數據短距離無線通信的一套開放性應用標準。 在無線音頻傳輸領域內,傳統的基于模擬調制方式的無線音頻傳輸由于抗干擾能力較差,傳輸的音頻質量會受到較大的影響,而國內市場上的藍牙音頻產品僅支持單聲道語音傳輸。所以,對基于藍牙技術的高品質多通道音頻傳輸技術的研究將具有一定的技術創新性,在無線音頻傳輸領域也具有較為廣闊的市場前景。 本文以嵌入式藍牙技術與音頻信號傳輸系統為研究開發課題,參考國外藍牙技術協議標準,利用功能模塊單元與嵌入式技術,目標是研制一種基于嵌入式開發應用的高品質雙聲道藍牙無線音頻傳輸系統。本系統通過對雙聲道線性模擬音源的數字化MP3編解碼處理,結合基于嵌入式應用的簡化后的HCI層藍牙應用協議,實現了藍牙信道帶寬內的高品質雙聲道音頻信號點對點的傳輸。 在硬件設計上,系統采用了模塊化設計思想。發送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構成。其中,音頻處理模塊以MAS3587音頻處理芯片為核心,負責音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作;控制傳輸模塊以MSP430F169為核心,負責MP3數據幀的高速傳輸以及藍牙接口協議控制;無線模塊采用藍牙單芯片解決方案(集成藍牙射頻、基帶和鏈路管理等),負責MP3數據幀的射頻發送和接收。模塊與模塊之間采用工業標準接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口(PIO);控制傳輸模塊與藍牙模塊之間采用DMA方式的通用異步串口(UART)。 在軟件設計上,系統主要由藍牙協議解釋、傳輸控制和芯片驅動三部分構成。在藍牙協議解釋上,系統采用了基于HCI層的ACL數據包透明傳輸方式;在傳輸控制上,采用了基于通用并口(PIO)和異步串口(UART)的DMA方式高效率批量數據傳輸技術;芯片驅動主要指對MAS3587的基本配置。 對目標系統的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結果表明,輸入音源在經過MP3編碼、發射、接收及MP3解碼后,音頻質量基本上沒受影響,實際雙聲道音質接近于CD音質,而無線傳輸的可靠性遠高于模擬無線音頻傳輸,幾乎沒有斷音與錯音,充分體現了嵌入式藍牙無線技術的優勢。
上傳時間: 2013-05-27
上傳用戶:稀世之寶039
隨著通信技術的發展,視頻傳輸系統因具有方便、實時、準確等特點已成為現代工業管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優點越來越受人們的關注。本論文以FPGA為核心芯片,結合數字化技術和時分復用技術,提出了一種無壓縮多路數字視頻光纖傳輸系統設計方案,并詳細分析方案的設計過程。 系統分A/D轉換、D/A轉換和FPGA數據處理三大模塊化進行設計,FPGA數據處理模塊實現了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數字信號的復接解復接仿真,同時完成了視頻信號的A/D轉換和數字視頻信號的D/A轉換功能,最終實現了八路視頻信號在一根光纖上實時傳輸的功能。接收視頻圖像輪廓清晰、沒有不規則的閃爍、沒有波浪狀等條紋或橫條出現,基本滿足視頻監控系統的圖像質量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發光接口均符合國家標準,系統具高集成度、靈活性等特點,能廣泛應用于各場合的視頻監控系統和安全防范系統中。 關鍵詞:FPGA,光纖傳輸,視頻信號
上傳時間: 2013-06-05
上傳用戶:zxh1986123
擴頻通信技術因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優點,在軍事抗干擾和個人通信業務中得到了很大的發展。尤其是基于擴頻理論的CDMA通信技術成為國際電聯規定的第三代移動通信系統的主要標準化建議后,標志著擴頻通信技術在民用通信領域的應用進入了新階段。 近年來,隨著微電子技術和電子設計自動化(EDA)技術的迅速發展,以FPGA和CPLD為代表的可編程邏輯器件憑借其設計方便靈活等特點廣泛應用于數字信號處理領域。 本論文正是采用基于FPGA硬件平臺來實現了一個直接序列擴頻通信基帶系統,該系統的實現涉及擴頻通信和有關FPGA的相關知識,以及實現這些模塊的VHDL硬件描述語言和QuartusⅡ開發平臺,目標是實現一個集成度高、靈活性強、并具有較強的數據處理能力的擴頻通信基帶系統。 本論文中首先對擴頻通信的基礎理論做了探討,著重對直序擴頻的理論進行了分析;其次根據理論分析,設計了全數字直接序列擴頻基帶系統的結構,完成了擴頻序列的產生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關解擴和幾種同步捕獲電路的設計,將多種專用芯片的功能集成在一片大規模FPGA芯片上。在論文中列出了部分模塊的VHDL程序,并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
上傳時間: 2013-04-24
上傳用戶:chenjjer
本課題是在課題組已實現的高速串行通信平臺的基礎上,進一步引伸,設計開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核,力求在從模式下,做到占用資源更少,傳輸速度更快,也為以后實現更完整的功能提供平臺。 本文以此為背景,基于FPGA平臺,搭建以開源的PCI軟核為核心的串行通信接口平臺,使其成為PCI總線與用戶邏輯之間的橋梁,使用戶邏輯避開與復雜的PCI總線協議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統開發板作為串行通信接口的硬件實驗平臺,實現了支持配置讀/寫交易、單數據段讀/寫、突發模式讀/寫、命令/地址譯碼功能和數據傳送錯誤檢測與處理功能的PCI軟核。 本文主要闡述了以PCI軟核為核心的串行通信平臺的實現,首先介紹了PCI軟核的編程語言、軟件工具和硬件實驗平臺Spartan-II FPGA芯片XC2S200-6FG456C系統開發板。然后,介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側信號的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態機接收、發送數據等過程,分析了PCI軟核的數據收發功能仿真,主要包括配置讀/寫交易、單數據段模式讀/寫和突發模式讀/寫的仿真圖形,并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅動,內容包括驅動程序簡介、驅動程序的開發、中斷處理、驅動程序與應用程序之間的通信以及應用程序操作。最后,對PCI軟核的各種性能進行了比較分析。整個模塊設計緊湊,完成在實驗平臺上的數據發送。 設計選用硬件描述語言VerilogHDL,在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線,利用Modelsim進行功能及時序仿真,使用DriverWorks為PCI軟核編寫WinXP下的驅動程序,用VC++6.0編寫相應的測試應用程序。之后,將FPGA設計下載到Spanan-II FPGA芯片XC2S200-6FG456C系統開發板中運行。 文章最后指出工作中的不足之處和需要進一步完善的地方。
上傳時間: 2013-04-24
上傳用戶:sc965382896
通信與信息技術行業飛速發展,已成為我國支柱產業之一。隨著該行業的迅速發展,社會對具備實際動手能力人才的需求也不斷增加,高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源,隨著EDA技術的發展,實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容,加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢,適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點,采用FPGA技術設計出集驗證性和設計性于一體,具備較高的綜合性和系統性的通信原理實驗系統。 本系統提供了一個開放性的硬件、軟件平臺,從培養學生實際動手能力出發,利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容,還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。 本文結合數字通信系統基本模型,把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號源采用DDS技術,能夠生成非常高的頻率精度,可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器,形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術,具備良好的載波跟蹤特性,利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統的研究現狀和意義;然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容,分別列出各實驗的數字化實現模型;繼而根據各模塊資源需求選取合適FPGA芯片,并給出硬件設計方案;最后,給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確,且功能和技術指標滿足設計要求。 關鍵詞:通信原理,實驗系統,FPGA,DDS,多體制調制解調,全數字COSTAS環,位同步
上傳時間: 2013-07-07
上傳用戶:evil
隨著微電子技術的高速發展,實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇,基于FPGA的圖像處理專用系統的研究將成為信息產業的新熱點。 @@ 本文詳細介紹了一種基于FPGA開發板的實時圖像采集與顯示系統,該系統由前端視頻采集單元、圖像存儲單元、圖像顯示單元三部分組成。它的主要功能有:對攝像頭送來的視頻數據進行采集,并采用PHILIPS公司的專用視頻解碼芯片SAA7113將模擬視頻轉化成數字視頻;將采集進來的數據存儲到FPGA開發板內嵌的SDRAM中;采用PHILIPS公司的專用視頻編碼芯片SAA7121將數字視頻信號轉換為模擬信號送顯示器輸出。 @@ 系統在Quartus II 5.0、Model Sim6.0軟件平臺下開發并在硬件上得到實現,達到預期效果。FPGA實現圖像采集顯示是一種有效,簡便、經濟的方法,因此該課題具有廣闊的應用前景和市場價值。 @@關鍵詞:FPGA,I2C總線,視頻采集,SDRAM,視頻顯示
上傳時間: 2013-06-06
上傳用戶:rhl123
隨著計算機及其外圍設備的發展,傳統的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避,并逐漸成為計算機通信的瓶頸。在這種情況下,通用串行總線(Universal Serial Bus,USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優點,目前已經成為計算機外設接口的主流技術,在計算機外圍設備和消費類電子領域正獲得越來越多的應用。 @@ 本文基于USB2.0協議規范,設計了一款支持高速和全速傳輸的USB2.0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作,詳細研究并分析了USB2.0規范,根據規范提出了一種USB2.0設備控制器整體構架方案,描述了各個功能子模塊硬件電路的功能及實現。從可重用的角度出發,對設備控制器模塊進行優化設計,增加多個靈活的配置選項,根據不同的應用對硬件進行配置,使其在滿足要求的情況下去除冗余電路,以減少占用面積和功耗,從而使其靈活地應用于各種USB系統。本文還研究了IP核的驗證方法,并對所設計的USB2.0設備控制器建立了功能完備的ModelSim仿真驗證環境,搭建了FPGA硬件驗證平臺,設計了具有AHB接口的設備控制器和帶有8051的設備控制器,并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2.0設備控制器IP核可配置性高,使用者可以自由配置所需端點的個數以及每個端點類型等,可以集成于多種USB系統中,適于各類USB設備的開發。本課題所取得的成果為USB2.0設備類的研究和開發積累了經驗,并為后來實驗室某項目測試芯片的USB數據采集提供了參考方案,也為未來USB3.0接口IP核的開發和應用奠定了基礎。 @@關鍵詞USB2.0控制器;IP核;FPGA;驗證
上傳時間: 2013-06-30
上傳用戶:nanfeicui
煙葉烘烤是煙葉生產中一個非常重要的環節,為保證煙葉烘烤的質量,需要有效的控制溫度和濕度讓其按照“三段式”工藝曲線進行變化。本文通過對三段式工藝的分析,構建了以FPGA為控制核心,采用數字式溫濕度傳感器進行溫濕度測量的烤煙自動控制系統。 整個系統的實現是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8進行的。同時對系統的配置電路、驅動電路、顯示控制電路、語音提示和溫濕度測量電路進行了設計,并給出了各個模塊的電路原理圖。由于溫濕度測量是系統設計實現的重要部分,所以本文重點討論了溫度傳感器DS18820和濕度傳感器HS1101的性能特點、工作原理、處理次序和設計流程。針對煙葉烘烤過程中烤房溫濕度的測量和控制中,存在的強時變、大時滯、非線性的問題,采用了模糊控制算法進行控制,并給出了模糊控制器設計的方法。另外,為方便用戶調用煙葉烘烤中經驗曲線,提出了使用EEPROM對烘烤經驗曲線參數進行處理。而且討論了如何通過I2C總線與EEPROM進行讀寫操作進而實現參數的保存和讀取。系統的測試結果表明烤煙自動控制系統基本上達到了實際的要求,具有一定的先進性。
上傳時間: 2013-04-24
上傳用戶:也一樣請求
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間: 2013-06-24
上傳用戶:myworkpost