里面是一個最近做的I2C的通信程序，用匯編編寫的，而且是最典型的，看完之后希望吼能有幫助
上傳時間： 2017-09-17
上傳用戶：冇尾飛鉈
該文檔為基于FPGA的I2C總線通信的實現初稿詳解資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-24
上傳用戶：zhanglei193
變電站自動化系統在我國應用發展十多年來，為保障電網安全經濟運行發揮了重要作用。但目前也多少存在著二次接線復雜，自動化功能獨立、堆砌，缺少集成應用和協同操作，數據缺乏有效利用等問題。這些問題大多是由變電站整體數字化水平不高、缺乏能夠完備實現信息標準化和設備之間互操作的變電站通信標準造成的。 電力工業發展和市場化改革的深入對供電質量和電網安全經濟運行的要求不斷提高，作為輸配電系統的信息源和執行終端，變電站數字化、信息化的要求越發迫切，數字化變電站成為變電站自動化系統的發展方向。電子式電流/電壓互感器、智能開關等智能化一次設備的誕生使建設數字化變電站成為可能，高速、可靠和開放的通信網絡以及完備的通信系統標準是數字化變電站實現的保障，特別是最新頒布的變電站通信網絡與系統的國際標準-IEC 61850為建設數字化變電站提供了全面規范。本文以IEC 61850和基于IEC 61850的數字化變電站通信網絡為研究對象，結合新架構的全網絡化數字保護平臺與試驗系統研制的具體實踐，展開專門研究，主要內容包括： ◇ IEC 61850的理論分析①揭示了IEC 61850與數字化變電站的內在關聯。 ②總結了IEC 61850的內涵，通過分析說明IEC 61850不再是簡單的通信協議，更多意味的是變電站自動化系統的功能建模方法。 ③歸納了IEC 61850的主要技術特征，包括功能分層的變電站、面向對象的信息模型、功能與通信的解耦、變電站配置語言和面向對象的數據自描述等。 ④從“類”的角度入手分析了IEC 61850信息模型，指出信息模型具備了類的共性和特性。以合并單元為例，對信息模型的屬性和服務進行了具體分析。 ◇ IEC 61850的應用研究①從系統和設備兩個層面總結了實踐IEC 61850的一般步驟。 ②分析了采樣值傳輸(SVC)和通用變電站事件(GSE)2類重要的通信服務。 ③研究了核心ACSI、GOOSE、SMV、GSE管理、GSSE，時間及時間同步等通信模型的特殊通信服務映射。 ④討論了信息模型實體的構建方法，即如何讓設備的實際功能、運行機制和數據能夠準確和完備的實現設備對應信息模型的所有細節。IEC 61850沒有對實現標準的具體方法作出規定，這給各廠商在技術實現上留出了足夠的自由發揮空間。但同時我們注意到若僅在“形態”層面上實踐IEC 61850，而不顧及IEC 61850的內涵和應用價值，則可能無法實現IEC 61850的預定目標或使IEC 61850的有益效果大打折扣。出于如此考慮，在提出3種可能的構建方案的基礎上，經過分析從中選擇出作者認為最優的方案，并給出了示例。 ◇基于IEC 61850的數字化變電站通信網絡(CNDS)的研究①在分析以太網介質訪問控制方法的基礎上，針對標準以太網存在延時不確定的問題，總結了提高以太網實時性能的主要措施，并從中選擇出適用于CNDS的措施。 ②分析了CNDS的特征，特別是與同樣基于以太網的一般局域網的區別，針對CNDS在網絡可靠性和安全性等方面的特殊要求，提出了應對措施和解決方案。 ③提出了過程子網和全站惟一網絡2種組網方案。通過分析各自的特點與實現難度，指出過程子網目前較易實現，而全站惟一網絡將憑借信息高度共享等優勢成為CNDS的最終形態。闡述了VLAN、由交換機實現網絡冗余等組網技術在SAS中的應用方法及IED自身通信冗余的實現方法。 ④歸納了CNDS數據流的類型和到達時間規律：建立了簡單數據流模型為表征數據流、研究數據流業務特征和分析CNDS性能提供了有用工具；分析了TcP協議及其運行機制，提出了TcP應用于CNDS的優化方法。 ⑤利用OPNET網絡仿真技術，建立了EMAC和TCP/IP仿真節點模型，對以太網、TCP和交換式以太網的基本特征等進行了仿真研究；依據CNDS實際承載的功能，建立了過程子網和站級網絡的動態仿真模型，圍繞網絡延時和端到端延時等網絡性能指標，對不同組網方式和應用功能下的網絡性能進行了考察，得出了具有普遍適用性的結論和建議，為分析解決此類問題提供了通用方法。 ◇可接入CNDS的全網絡化數字保護平臺與試驗系統的設計與實現①闡述了一種新架構的、能夠無縫接入CNDS并具有多種運行方式的全網絡化數字保護平臺與試驗系統的軟硬設計和實現方法。提出了適用于數字保護的RTOS多任務劃分方法。 ②以饋線保護測控裝置為例，建立了平臺的IEC 61850信息模型。以此為基礎，在平臺內部實現了利用SMV和GOOSE報文傳輸采樣值和開入/開出信息，即實現了遵循IEC 61850的過程層通信，為平臺接入IEC 61850系統和數字化變電站做好了準備。 ③進行了保護測量功能和過程層通信試驗，驗證了平臺的可用性和過程層通信的可靠性，為類似設計方法在間隔層IED上的應用提供了可信依據。
上傳時間： 2013-05-28
上傳用戶：lyy1234
隨著列車自動化控制和現場總線技術的發展，基于分布式控制系統的列車通信網絡技術TCN（IEC-61375）在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信，MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢，分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC，用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設計方法，RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上，完成了驅動和上層應用程序，包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性，在設計的硬件平臺基礎上，搭建了MVB通信網絡的最小系統，對網絡進行系統功能測試。測試結果表明：設計方案正確，達到了設計的預期要求。
上傳時間： 2013-08-03
上傳用戶：bruce5996
FPGA作為新一代集成電路的出現，引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統開發，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發展也越來越先進，在如此良性循環下，不久的將來，FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現在面向對象的System Verilog、SystemC設計語言，硬件設計語言開始向高級語言發展。作為一個軟件設計人員，會很容易接受面向對象的語言。現在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發展與前景，特別是IP Core中軟核的設計與開發，許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協議規范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中，由于集成電路本身的特殊性，其開發流程也相對的復雜。本文由于篇幅的問題，只對總的開發流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中，需要注意接口的設計、時序的分析、驗證環境的搭建等，因此，本文以SPI數據通信協議的設計作為一個開發范例，從協議功能的研究到最后的驗證測試，將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中，不僅對協議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態時序分析；驗證環境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
I2C(Inter Integrated Circuits)是Philips公司開發的用于芯片之間連接的串行總線，以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路，實現與外圍I2C接口器件E2PROM進行數據通信，實現讀、寫等功能，傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真，在Xilinx公司的ISE9.li開發平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數據采集，分析測試結果。 首先，介紹了微電子設計的發展概況以及設計流程，重點介紹了HDL/FPGA的設計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態機(FSM)來實現；測試模塊首先將數據寫入到AT24C02的指定地址，接著將寫入的數據讀出，并將兩個數據顯示在外圍LED數碼管和發光二極管上，從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數據的采集，分析數據傳輸的時序，從而驗證電路設計的正確性。最后，論文對所取得的研究成果進行了總結，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
簡述了SPI總線協議工作時序和配置要求，通過一個成功的實例詳細介紹了使用SPI 總線實現DSP與MCU之間的高速通信方法，并參考實例給出了SPI接口的硬件連接、初始化、 以及傳輸測試程序的編寫方法。 關鍵詞：SPI接口；McBSP；總線；高速通信
上傳時間： 2013-04-24
上傳用戶：jhksyghr
ARM嵌入式技術在工業和生活中正得到越來越廣泛的應用，為了適應技術的發展和社會的需求，滿足為社會培養創新型人才的需要，高校通信類和電子類專業開設ARM嵌入式技術相關課程及其實驗課程將成為趨勢。在課程中設置合理實驗，可以有效提高學生的動手能力和培養創新性思維，幫助學生更快、更好地掌握理論和應用技術。 論文設計的ARM嵌入式教學實驗系統包括一塊適合普通高校嵌入式技術實驗課程教學的實驗開發板及其配套的實驗。該實驗系統針對一般高校所開設的ARM嵌入式技術相關課程的要求而設計，配套實驗符合教學大綱及實驗課時的要求。 論文設計的實驗開發板主要組成模塊有：最小系統，包括控制器模塊、電源模塊、復位模塊、Flash ROM模塊、SDRAM模塊、JTAG接口等；擴展接口，包括LED、鍵盤、RS232串口、I2C接口、液晶模塊、以太網模塊等。實驗開發板采用S3C4510B網絡控制芯片用作控制和信號處理，使用網絡接口芯片DM9161和隔離變壓器H1102完成網絡接入，使用AM29LV160和HY57V641620HG構建16位存儲單元，使用AT24C01和PCF8583來構建I2C接口，使用MAX232完成TTL電平轉換以擴展RS232串口，并擴展鍵盤和LCD實現人機交互。實驗開發板的硬件設計充分考慮了一般高校實驗室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個學生盡可能的創造動手制作PCB的實驗條件。實驗板的接口設計能夠讓學生較為方便地開展實驗，并考慮了實驗板擴展和二次開發的需要。 論文設計的實驗系統配套實驗主要有基礎實驗、擴展實驗和設計實驗。基礎實驗主要幫助學生熟悉嵌入式系統的片內資源和特殊功能寄存器的配置方法，對整個嵌入式系統的架構有一定的理解，能編程完成一些簡單的控制功能；擴展實驗主要幫助學生建立嵌入式系統開發和設計的基本理念，能夠設計和實現常見的外設驅動程序，能夠進行操作系統的配置和移植，能夠自行對實驗板進行一定程度的擴展；設計實驗能夠幫助學生提高嵌入式系統的設計開發能力，使學生能根據需要設計出實現一定功能的擴展模塊，從而使實驗板擴展成實現具體功能的工業產品。基礎實驗包括ADS集成環境實驗、鍵盤實驗（GPIO輸入）、LED實驗（GPIO輸出）、定時器實驗、外部中斷實驗、UART串口通信實驗、I2C接口實驗、液晶顯示實驗；擴展實驗包括建立交叉編譯環境實驗、操作系統編譯實驗、操作系統移植實驗、以太網通信實驗、TFTP實驗、WEB訪問實驗；設計實驗包括TCP/IP協議棧實驗、Web服務器實驗。學生通過完成基礎實驗、擴展實驗和設計實驗來達到教學大綱的要求，并可以在此基礎上進行更深入的創新性開發實驗，可以滿足一般高校嵌入式技術實驗課程教學的需要。 論文介紹了嵌入式交叉編譯環境的建立以及實驗開發板設計完成后進行的調試。實驗開發板移植的嵌入式操作系統為uClinux，采用的Bootloader為U-boot。論文還簡單介紹了實驗系統的擴展方案和二次開發方案，并對嵌入式新技術的發展做了粗淺的探討。 論文所做的工作以科學發展觀為指導，是對普通高校ARM嵌入式技術實驗課程設計的一次有益探索。
上傳時間： 2013-04-24
上傳用戶：jjq719719
