亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

hdlc VHDL

  • VHDL教程

    教會如何使用VHDL語言,下載它,你可以更好的了解學習VHDL語言

    標簽: VHDL 教程

    上傳時間: 2013-05-30

    上傳用戶:奈雁歸dxh

  • EDA課程設計報告(交通信號控制器的VHDL的設計)

    EDA課程設計報告(交通信號控制器的VHDL的設計),vhdl語言!!1

    標簽: VHDL EDA 報告 交通信號

    上傳時間: 2013-06-23

    上傳用戶:壞壞的華仔

  • 基于FPGA的MCS51核的VHDL語言

    本文以研究嵌入式微處理器為主,自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法,并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路,采用VHDL 語言完成了取指單元,指令譯碼器單元,存儲器單元和邏輯運算單元的電路模塊的設計與實現;研究了控制單元的實現方法和基于全局狀態機的設計理論,采用硬件描述語言完成了對各個控制線的相關設計與實現。論文通過原理示意圖和示例代碼的演示,著重介紹了指令譯碼器的實現方式,基于此種方式形成的譯碼電路還能夠實現更為復雜的CISC指令。 本系統采用分模塊的設計方式,把具有相同功能的邏輯電路集中到一個框圖里,使得系統的可移植性大大地提高。系統還采用層次框圖的設計方式,把明顯地具有主從關系的電路放在不同的層次里,這也使得系統模塊功能的可擴展性大大地增強。內部邏輯共分為數據存儲器模塊;程序存儲器模塊;時序控制模塊;特殊功能寄存器模塊和Core核心模塊這五個部分,文中對各個模塊的設計作了詳細的介紹。本文在最后對已實現的部分典型指令進行了邏輯仿真測試,測試結果表明,本文所設計的MCU系統能夠如預期地執行相應的指令。在指令執行的過程中,相應寄存器和總線上的值也均符合設計要求,實現了設計目標。

    標簽: FPGA VHDL MCS 51

    上傳時間: 2013-06-05

    上傳用戶:金宜

  • FFT的VHDL源代碼下載

    給用戶提供了FFT的VHDL源代碼下載,可供用戶來參考學習

    標簽: VHDL FFT 源代碼

    上傳時間: 2013-06-03

    上傳用戶:zaizaibang

  • 基于VHDL語言的卷積碼編解碼器的設計

    本文在闡述卷積碼編解碼器基本工作原理的基礎上,提出了在MAX+PlusⅡ開發平臺上基于VHDL語言設計(2,1,6)卷積碼編解碼器的方法。

    標簽: VHDL 語言 卷積碼 編解碼器

    上傳時間: 2013-06-16

    上傳用戶:zfh920401

  • VHDL寫的51單片機內核

    VHDL寫的51單片機內核,實現51的全部工能,學習開發FPGA的參考資料。-

    標簽: VHDL 51單片機 內核

    上傳時間: 2013-04-24

    上傳用戶:jkhjkh1982

  • VHDL數字控制系統設計范例

    電子工業出版社, 林明權等編著,本書在簡要介紹VHDL的語法和基本邏輯電路設計技巧的基礎之上,完整地給出了七個數字控制系統設計范例,此文檔節選其中的第4章-電子鐘,以及第5章-紅綠燈交通信號系統。

    標簽: VHDL 數字控制 系統設計 范例

    上傳時間: 2013-06-04

    上傳用戶:kksuyiwen

  • 基于FPGA技術的HDLC幀收發器

    基于FPGA技術的HDLC幀收發器的設計與實現

    標簽: FPGA HDLC 收發器

    上傳時間: 2013-05-24

    上傳用戶:lindor

  • NC-Verlog/NC-VHDL/NC-SIM 1.150

    Cadence公司出品,很好的Verilog/VHDL仿真工具,其中NC-Verilog 的前身是著名的Verilog仿真軟件:Verilog-XL,用于Verilog仿真;NC-VHDL,用于VHDL仿真;NC-Sim,是Verilog/VHDL混合語言仿真工具

    標簽: NC-Verlog NC-VHDL NC-SIM 1.150

    上傳時間: 2013-05-26

    上傳用戶:jacking

  • 介紹配置曼徹斯特編碼器 譯碼器的VHDL和Verilog源代碼

    This application note provides a functional des cription of VHDL and Verilog source code for a

    標簽: Verilog VHDL 曼徹斯特 編碼器

    上傳時間: 2013-07-04

    上傳用戶:李夢晗

主站蜘蛛池模板: 苏尼特左旗| 双桥区| 墨竹工卡县| 卫辉市| 安达市| 麻阳| 双峰县| 馆陶县| 尉氏县| 永清县| 公主岭市| 郑州市| 石家庄市| 马尔康县| 陇南市| 饶平县| 赫章县| 东丰县| 平潭县| 昌都县| 洛川县| 晴隆县| 九江县| 长武县| 定兴县| 新绛县| 庆云县| 横峰县| 永丰县| 育儿| 哈巴河县| 大余县| 承德市| 民权县| 巴马| 林芝县| 闽侯县| 海南省| 舟山市| 延津县| 连州市|