亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
蟲(chóng)蟲(chóng)首頁(yè)
|
資源下載
|
資源專(zhuān)輯
|
精品軟件
登錄
|
注冊(cè)
首 頁(yè)
資源下載
資源專(zhuān)輯
技術(shù)閱讀
電 路 圖
教程書(shū)籍
在線計(jì)算器
代碼搜索
資料搜索
代碼搜索
熱門(mén)搜索:
fpga
51單片機(jī)
protel99se
機(jī)器人
linux
單片機(jī)
dsp
arm
Proteus
matlab
hdl
Hardware Des cription Language??--??硬件描述語(yǔ)言
采用Verilog
hdl
硬件語(yǔ)言設(shè)計(jì),實(shí)現(xiàn)基本的公用電話(huà)計(jì)費(fèi)功能,設(shè)計(jì)完整.
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
adder4
hdl
ok in Quartus II 5.1
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
PWM Verilog
hdl
原碼和底層C驅(qū)動(dòng)
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
Verilog
hdl
數(shù)字設(shè)計(jì)與綜合 夏宇聞譯(第二版)
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn) Verilog
hdl
牛人編寫(xiě)的有關(guān)經(jīng)典書(shū)籍
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
Verilog
hdl
Guide,是學(xué)習(xí)Verilog不錯(cuò)的教程,是CHM格式的
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
hdl
開(kāi)發(fā)畢業(yè)論文
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
基于AMBA規(guī)范的總線VERILOG
hdl
源代碼
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
算術(shù)處理器的VERILOG
hdl
的源代碼
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
ps2接口的verilog
hdl
源代碼
標(biāo)簽:
上傳時(shí)間:
上傳用戶(hù):
«
14
15
16
17
18
19
20
21
22
23
»
網(wǎng)站首頁(yè)
|
關(guān)于我們
|
服務(wù)條款
|
廣告服務(wù)
|
聯(lián)系我們
|
網(wǎng)站地圖
|
免責(zé)聲明
蟲(chóng)蟲(chóng)下載站版權(quán)所有
京ICP備2021023401號(hào)-1
用戶(hù)登錄
×
用戶(hù)注冊(cè)
×
主站蜘蛛池模板:
温州市
|
客服
|
海林市
|
桃园市
|
涡阳县
|
襄汾县
|
左权县
|
于都县
|
三门县
|
伊金霍洛旗
|
格尔木市
|
察隅县
|
阳谷县
|
澎湖县
|
双流县
|
宝坻区
|
九龙县
|
育儿
|
筠连县
|
海伦市
|
合作市
|
卫辉市
|
遂宁市
|
正安县
|
枣强县
|
德兴市
|
当雄县
|
郸城县
|
高邮市
|
宁强县
|
琼海市
|
卢湾区
|
南宁市
|
清徐县
|
镇宁
|
晴隆县
|
凤庆县
|
库车县
|
义乌市
|
长岭县
|
永福县
|