數(shù)字時(shí)鐘顯示模塊,用VERILOG hdL 實(shí)現(xiàn)
標(biāo)簽： VERILOG hdL 數(shù)字時(shí)鐘 顯示模塊
上傳時(shí)間： 2016-03-03
上傳用戶：yiwen213
基于Verilog hdL設(shè)計(jì)的多功能數(shù)字鐘，有興趣的
標(biāo)簽： Verilog hdL 多功能 數(shù)字
上傳時(shí)間： 2013-11-26
上傳用戶：宋桃子
UART轉(zhuǎn)I2C的Verilog hdL代碼，由北京郵電大學(xué)《VeriloghdL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫
標(biāo)簽： Verilog UART I2C hdL
上傳時(shí)間： 2014-08-03
上傳用戶：zhuoying119
24C01A的Verilog hdL仿真代碼，用于I2C接口模塊的測(cè)試，由北京郵電大學(xué)《VeriloghdL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫
標(biāo)簽： Verilog 24C01A hdL 仿真
上傳用戶：jkhjkh1982
一個(gè)介紹verilog hdL的ppt文檔，包括全部的22章。
標(biāo)簽： verilog hdL 文檔
上傳時(shí)間： 2016-03-05
上傳用戶：天涯
Vlerilog hdL高級(jí)數(shù)字設(shè)計(jì)源碼，有興趣者可以來看看，保證是完整版
標(biāo)簽： Vlerilog hdL 數(shù)字設(shè)計(jì) 源碼
上傳時(shí)間： 2013-12-29
上傳用戶：ynzfm
verilog hdL寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。
標(biāo)簽： verilog fpga 7865 hdL
上傳時(shí)間： 2016-03-09
上傳用戶：希醬大魔王
《設(shè)計(jì)與驗(yàn)證Verilog hdL》光盤內(nèi)容
標(biāo)簽： Verilog hdL 光盤
上傳時(shí)間： 2013-12-02
上傳用戶：z754970244
針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用Verilog hdL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動(dòng)程序采用DriverWorks 和Windows 驅(qū)動(dòng)開發(fā)包DDK 進(jìn)行開發(fā), 具有很好的通用性和可移植性。
標(biāo)簽： Verilog 9054 CPCI CPLD
上傳時(shí)間： 2013-12-24
上傳用戶：tedo811
同步FIFO( Verilog hdL )
標(biāo)簽： Verilog FIFO hdL
上傳時(shí)間： 2013-12-20
上傳用戶：源碼3
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
