模糊綜合評判法是一種基于模糊數(shù)學(xué)的綜合評判方法，該綜合評判法根據(jù)模糊數(shù)學(xué)的隸屬度理論把定性評判轉(zhuǎn)化為定量評判，即用模糊數(shù)學(xué)對受到多種因素制約的事物或?qū)ο笞龀鲆粋€(gè)總體的評判。它具有結(jié)果清晰，系統(tǒng)性強(qiáng)的特點(diǎn)，能較好地解決模糊的、難以量化的問題，適合各種非確定性問題的解決。本文以新一代天氣雷達(dá)發(fā)射機(jī)故障為例，論述了該方法如何獲取故障診斷數(shù)據(jù)，如何進(jìn)行故障定位等過程。
標(biāo)簽： 模糊綜合 故障樹分析法 中的應(yīng)用
上傳時(shí)間： 2013-10-17
上傳用戶：yxgi5
電加熱爐是典型工業(yè)過程控制對象，其溫度控制具有升溫單向性，大慣性，純滯后，時(shí)變性等特點(diǎn)，很難用數(shù)學(xué)方法建立精確的模型和確定參數(shù)。而PID控制因其成熟，容易實(shí)現(xiàn)，并具有可消除穩(wěn)態(tài)誤差的優(yōu)點(diǎn)，在大多數(shù)情況下可以滿足系統(tǒng)性能要求，但其性能取決于參數(shù)的整定情況。且快速性和超調(diào)量之間存在矛盾，使其不一定滿足快速升溫、超調(diào)小的技術(shù)要求。模糊控制在快速性和保持較小的超調(diào)量方面有著自身的優(yōu)勢，但其理論并不完善，算法復(fù)雜，控制過程會存在穩(wěn)態(tài)誤差。 將模糊控制算法引入傳統(tǒng)的加熱爐控制系統(tǒng)構(gòu)成智能模糊控制系統(tǒng)，利用模糊控制規(guī)則自適應(yīng)在線修改PID參數(shù)，構(gòu)成模糊自整定：PID控制系統(tǒng)，借此提高其控制效果。 基于PID控制算法，以ADuC845單片機(jī)為主體，構(gòu)成一個(gè)能處理較復(fù)雜數(shù)據(jù)和控制功能的智能控制器，使其既可作為獨(dú)立的單片機(jī)控制系統(tǒng)，又可與微機(jī)配合構(gòu)成兩級控制系統(tǒng)。該控制器控制精度高，具有較高的靈活性和可靠性。 2 溫度控制系統(tǒng)硬件設(shè)計(jì) 該系統(tǒng)設(shè)計(jì)的硬件設(shè)計(jì)主要由單片機(jī)主控、前向通道、后向通道、人機(jī)接口和接口擴(kuò)展等模塊組成，如圖l所示。由圖1可見，以內(nèi)含C52兼容單片機(jī)的ADuC845為控制核心．配有640 KB的非易失RAM數(shù)據(jù)存儲器、外擴(kuò)鍵盤輸人、320x240點(diǎn)陣的圖形液晶顯示器進(jìn)行漢字、圖形、曲線和數(shù)據(jù)顯示，超溫報(bào)警裝置等外圍電路；預(yù)留微型打印機(jī)接口，可以現(xiàn)場打印輸出結(jié)果；預(yù)留RS232接口，能和PC機(jī)聯(lián)機(jī)，將現(xiàn)場檢測的數(shù)據(jù)傳輸至PC機(jī)來進(jìn)一步處理、顯示、打印和存檔。
上傳時(shí)間： 2013-10-11
上傳用戶：vodssv
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計(jì)。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動時(shí)間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2013-11-23
上傳用戶：青春給了作業(yè)95
傾角度傳感器，應(yīng)用于水利閘門自動控制系統(tǒng) ——目前，翻板式水閘門控制系統(tǒng)前端設(shè)備一般是由翻板水閘、油缸以及固定在油缸上的鋼索式閘門開度儀組成。油缸與閘門上端通過轉(zhuǎn)軸連接，油缸的伸縮帶動閘門的開閉。在油缸的伸縮過程中帶動鋼索伸縮，它們之間成一種函數(shù)關(guān)系，只要測量出鋼索的長度就能算出閘門的角度。 這種鋼索式開度儀運(yùn)行的問題是： 1.由于傳感鋼索外置于油缸伸縮桿上,當(dāng)水流中有漂浮物體經(jīng)過閘門時(shí)，如樹枝、木板等，沖擊某側(cè)鋼索出現(xiàn)變形，大大影響測量精度。當(dāng)有較大的漂浮物體沖擊時(shí)，鋼索有可能被沖斷。 2.外置鋼索 長時(shí)間浸泡在水質(zhì)惡劣的水里，鋼索被銹蝕,經(jīng)過一段時(shí)間，發(fā)生鋼索斷線，不能測量閘門油缸伸縮桿長度導(dǎo)致閘門自動控制系統(tǒng)不能正常工作，只能用手動控制,易因左右油缸阻力差異和目測誤差損壞閘門閘板。 3.鋼索在有腐蝕氣體的環(huán)境里，鋼索產(chǎn)生銹蝕影響測量精度且特別是北方地區(qū)冬夏溫差而增大傳感器誤差。 鑒于遠(yuǎn)控制系統(tǒng)中的閘門開度儀的不足之處，采用新型非接觸測控制技術(shù)，可以彌補(bǔ)原閘門開度儀的不足。系統(tǒng)原理是當(dāng)閘門在開閉運(yùn)動過程中，閘門掃過的角度與油缸轉(zhuǎn)動的角度有一定的函數(shù)關(guān)系，測量出油缸的角度即可算出閘門的開閉角度，正是基于此中關(guān)系，可以采用測量油缸角度而遠(yuǎn)離閘門的非接觸方法。 采用的傳感器為傾角傳感器，應(yīng)用于電子數(shù)字水平儀，醫(yī)療，機(jī)械調(diào)平，角度測量和監(jiān)視，汽車，起重機(jī)械的角度測量，輪船橫滾縱傾測量，軌道尺，電子羅盤傾斜補(bǔ)償，人體姿態(tài)測量等領(lǐng)域。 我們提供的傾角傳感器產(chǎn)品包括： 1、單軸、雙軸（前后和左右的傾斜角度測量） 2、測量范圍：0～±15°～±45°～±90°等 3、電源電壓：9～36VDC（可直接與車上蓄電池直接連接） 4、輸出信號：0～5V、4～20mA、RS232/485、CAN總線、開關(guān)量
標(biāo)簽： 傾角度傳感器 中的應(yīng)用 水利 閘門
上傳時(shí)間： 2013-11-01
上傳用戶：elinuxzj
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計(jì)。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動時(shí)間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
本實(shí)例主要包括圖像的模糊化，邊緣變換，灰度變換等，對這些圖像操作完成之后，還可以還原圖像
上傳時(shí)間： 2013-12-22
上傳用戶：songnanhua
本設(shè)計(jì)的目的是：通過分析中文手寫筆跡圖象特有的灰度以及二維空間分布的統(tǒng)計(jì)特性，采用二維游程Hufman編碼方法對圖象進(jìn)行壓縮與解壓縮處理，編寫壓縮與解壓縮應(yīng)用程序。
上傳時(shí)間： 2015-03-25
上傳用戶：葉山豪
首先采用某種編碼方式將解空間映射到編碼空間，每個(gè)編碼對應(yīng)問題的一個(gè)解，稱為染色體或個(gè)體。一般通過隨機(jī)方法確定起始的一群個(gè)體，稱為種群，在種群中根據(jù)適應(yīng)值或某種競爭機(jī)制選擇個(gè)體，使用各種遺傳操作算子產(chǎn)生下一代如此進(jìn)化下去，直到滿足期望的終止條件。
上傳時(shí)間： 2014-01-14
上傳用戶：sssl
實(shí)現(xiàn)用固定變異概率和自適應(yīng)變異概率解tsp問題的比較，自適應(yīng)式算法采用基于種群差異度的自適應(yīng)算法，詳見實(shí)驗(yàn)報(bào)告
上傳時(shí)間： 2014-01-26
上傳用戶：1427796291
這個(gè)是圖的廣度周游的源代碼。解壓即可。算法比較簡潔，復(fù)雜度較小。
上傳時(shí)間： 2015-05-08
上傳用戶：lizhen9880
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
