A new PLL topology and a new simplified linear model are presented. The new fractional-N synthesizer presents no reference spurs and lowers the overall phase noise, thanks to the presence of a SampleJHold block. With a new simulation methodology it is possible to perform very accurate simulations, whose results match closely those obtained with the linear PLL model developed.
標(biāo)簽： new fractional-N synthesizer simplified
上傳時間： 2016-04-14
上傳用戶：hjshhyy
This paper presents the key circuits of a 1MHz bandwidth, 750kb/s GMSK transmitter. The fractional-N synthesizer forming the basis of the transmitter uses a combined phasefrequency detector (PFD) and digital-to-analog converter (DAC) circuit element to obtain >28dB high frequency noise reduction when compared to classicalfrequency synthesis.
標(biāo)簽： fractional-N transmitter bandwidth circuits
上傳時間： 2016-04-14
上傳用戶：er1219
Ph.D thesis from M.H.Perrott, about fractional-N PLL design.
標(biāo)簽： fractional-N Perrott thesis design
上傳時間： 2016-11-09
上傳用戶：youlongjian0
N系列射頻同軸連接器
上傳時間： 2013-06-29
上傳用戶：eeworm
用于FPGA的N+0.5分頻代碼，可以用來進(jìn)行非整數(shù)分頻！
上傳時間： 2013-08-06
上傳用戶：weixiao99
多路18b20測溫顯示系統(tǒng),可同時測量n個第三18b20
標(biāo)簽： 18b20 多路 測溫 顯示系統(tǒng)
上傳時間： 2013-08-21
上傳用戶：zhangchu0807
8051工作于11.0592MHZ,RAM擴(kuò)展為128KB的628128,FlashRom擴(kuò)展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標(biāo)簽： 128 FlashRom 8051 KB
上傳時間： 2013-08-30
上傳用戶：cainaifa
自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式
上傳時間： 2013-08-31
上傳用戶：dancnc
\r\n經(jīng)典的Protel99se入門教程，孫輝著北京郵電大學(xué)出版社出版
上傳時間： 2013-09-11
上傳用戶：Yukiseop
用于定量表示ADC動態(tài)性能的常用指標(biāo)有六個，分別是：SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態(tài) 范圍)
上傳時間： 2014-01-22
上傳用戶：魚哥哥你好
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
