是關(guān)于FPGA/URT原理的一個詳細(xì)描述.而且里面還有DDAIII實(shí)驗(yàn)箱的URT驅(qū)動實(shí)現(xiàn).
標(biāo)簽： FPGA URT
上傳時間： 2013-09-03
上傳用戶：xcy122677
Xilinx-FPGA器件管腳說明
標(biāo)簽： Xilinx-FPGA 器件 管腳
上傳用戶：牛津鞋
關(guān)于FPGA的一些常識及含IP核的VHDL設(shè)計源代碼。
標(biāo)簽： FPGA VHDL 常識 IP核
上傳用戶：tsfh
本人編寫的FPGA光電編碼器輸入模塊,沒有實(shí)驗(yàn),但仿真基本實(shí)現(xiàn),希望有參考價值.
標(biāo)簽： FPGA 光電編碼器 輸入 模塊
上傳用戶：s363994250
FPGA&SOPC快速入門教程V2.03(感覺不錯
標(biāo)簽： FPGA 2.03 SOPC 快速入門
上傳用戶：dapangxie
基于FPGA的can 總線設(shè)計，采用verilog語言編寫。在FPGA的開發(fā)環(huán)境下，新建一個工程，然后將本文件中的各個源代碼添加進(jìn)工程里，即可運(yùn)行仿真。
標(biāo)簽： FPGA can 總線設(shè)計
上傳用戶：498732662
詳細(xì)地講述了各個中FPGA的例子，是初學(xué)者的選擇。謝謝站長給這個機(jī)會。
標(biāo)簽： FPGA
上傳用戶：我們的船長
基于FPGA的I2C總線模擬，采用verilog HDL語言編寫。
標(biāo)簽： FPGA I2C 總線模擬
上傳用戶：rologne
并口epp模式下與fpga通信例子，附源碼
標(biāo)簽： fpga epp 并口 模式
上傳用戶：caiqinlin
本論文主要論述JPEG2000中嵌入式塊編碼的FPGA設(shè)計，非常有參考價值
標(biāo)簽： JPEG 2000 FPGA 嵌入式
上傳用戶：liuwei6419
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<nav id="kaouk"></nav>
