亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

fpga-cpld

  • --CPLD-FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講-452頁-65.7M.pdf

    專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G --CPLD-FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講-452頁-65.7M.pdf

    標(biāo)簽: CPLD-FPGA 65.7 452

    上傳時(shí)間: 2013-07-27

    上傳用戶:獨(dú)孤求源

  • CPLD-FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.pdf

    專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G CPLD-FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.pdf

    標(biāo)簽: CPLD-FPGA 10.6 283

    上傳時(shí)間: 2013-08-02

    上傳用戶:dong

  • 基于CPLD/FPGA的IP核設(shè)計(jì)

    本文介紹了一個(gè)基于CPLD/FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上,探討了知識產(chǎn)權(quán)復(fù)用理念,MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD/FPGA的使用現(xiàn)狀,引出了在CPLD/FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計(jì)實(shí)現(xiàn)方法和設(shè)計(jì)實(shí)例。課題的設(shè)計(jì)目標(biāo)為開發(fā)一個(gè)基于CPLD/FPGA的USBIP模塊,實(shí)現(xiàn)開發(fā)板與PC機(jī)之間的USB通信。設(shè)計(jì)過程首先進(jìn)行硬件設(shè)計(jì),在FPGA開發(fā)板上開發(fā)擴(kuò)展板;其次用ISE開發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計(jì);在軟件開發(fā)完成后,將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上,實(shí)現(xiàn)FPGA開發(fā)板與PC機(jī)之間的通信。 該設(shè)計(jì)具有很高的實(shí)用性,它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地,將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用;它使得IP資源復(fù)用理念得到更普遍的應(yīng)用;為基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)提供了廣闊的思路。

    標(biāo)簽: CPLD FPGA IP核

    上傳時(shí)間: 2013-07-05

    上傳用戶:隱界最新

  • CPLD/FPGA的開發(fā)與應(yīng)用

    ·CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路(ASIC),特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。 本書從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā),以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景,系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件,重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號處理等領(lǐng)域中的應(yīng)用。

    標(biāo)簽: CPLD FPGA

    上傳時(shí)間: 2013-04-24

    上傳用戶:hank

  • 《CPLD/FPGA嵌入式應(yīng)用開發(fā)技術(shù)白金手冊》源代碼

    ·本書從實(shí)用的角度出發(fā),全面系統(tǒng)地介紹了使用集成開發(fā)軟件進(jìn)行CPLD/FPGA電路原理圖設(shè)計(jì)、VHDL設(shè)計(jì)等操作方法和技巧。書中不但附有大量的圖示和程序,而且還專門安排了習(xí)題和設(shè)計(jì)實(shí)例,具有很強(qiáng)的實(shí)用性和指導(dǎo)性。本書語言簡潔、層次清晰,適合于CPLD/FPGA的初級用戶以及CPLD/FPGA硬件系統(tǒng)的設(shè)計(jì)人員使用,同時(shí)也可作為高等院校相關(guān)專業(yè)的理想教材。

    標(biāo)簽: CPLD FPGA 嵌入式應(yīng)用 開發(fā)技術(shù)

    上傳時(shí)間: 2013-05-31

    上傳用戶:liangrb

  • 用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器

    用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

    標(biāo)簽: VHDL FPGA FIR 語言

    上傳時(shí)間: 2013-08-07

    上傳用戶:ukuk

  • CPLD/FPGA的設(shè)計(jì)

    fpga的應(yīng)用,對初學(xué)者很有幫助,主要講述了CPLD/FPGA的設(shè)計(jì)

    標(biāo)簽: CPLD FPGA

    上傳時(shí)間: 2013-08-09

    上傳用戶:丶灬夏天

  • 5分鐘學(xué)會CPLD 是cpld/fpga入門的好材料

    5分鐘學(xué)會CPLD 是cpld/fpga入門的好材料

    標(biāo)簽: CPLD cpld fpga

    上傳時(shí)間: 2013-08-10

    上傳用戶:水口鴻勝電器

  • FPGAcpld結(jié)構(gòu)分析 fpga的EDA設(shè)計(jì)方法

    FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 fpga中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用fpga設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)

    標(biāo)簽: FPGAcpld fpga EDA 結(jié)構(gòu)分析

    上傳時(shí)間: 2013-08-10

    上傳用戶:yph853211

  • 快速學(xué)習(xí)cpld/fpga的vhdl軟件及硬件教程

    快速學(xué)習(xí)cpld/fpga的vhdl軟件及硬件教程

    標(biāo)簽: cpld fpga vhdl 軟件

    上傳時(shí)間: 2013-08-12

    上傳用戶:完瑪才讓

主站蜘蛛池模板: 九台市| 肥乡县| 思南县| 乌海市| 邢台县| 五华县| 广丰县| 东乡族自治县| 壤塘县| 南澳县| 霍城县| 资溪县| 沁源县| 会同县| 汉沽区| 沾化县| 和平区| 自贡市| 抚州市| 揭东县| 江西省| 南部县| 长春市| 株洲县| 司法| 满城县| 无极县| 海南省| 尤溪县| 星座| 新绛县| 汉源县| 如皋市| 中宁县| 平江县| 山阳县| 闽清县| 吉林省| 济南市| 阿图什市| 巴楚县|