隨著信息技術(shù)和計算機技術(shù)的飛速發(fā)展,數(shù)字信號處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù),己經(jīng)在通信、航空航天、遙感遙測、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術(shù)對相關(guān)領(lǐng)域的發(fā)展具有深遠意義。另外,現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計方法,加速了系統(tǒng)的設(shè)計進程,為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內(nèi)容: (1)結(jié)合某工程的具體需求,設(shè)計了一種基于FPGA的圖像壓縮系統(tǒng),核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片,存儲器件選用MICRON公司的MT48LC4M16A2SDRAM,圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標(biāo)準(zhǔn)中的基本算法,為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設(shè)計并實現(xiàn)了SDRAM控制器模塊,使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測試平臺,對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試,驗證了其功能的正確性。
標(biāo)簽:
FPGA
圖像壓縮系統(tǒng)
上傳時間:
2013-04-24
上傳用戶:a3318966