超聲理論與技術(shù)的快速發(fā)展，使超聲設(shè)備不斷更新，超聲檢查已成為預(yù)測和評價疾病及其治療結(jié)果不可缺少的重要方法。超聲診斷技術(shù)不僅具有安全、方便、無損、廉價等優(yōu)點，其優(yōu)越性還在于它選用診斷參數(shù)的多樣性及其在工程上實現(xiàn)的靈活性。 全數(shù)字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統(tǒng)，是一種新型的、操作方便的、技術(shù)含量高的機型。它具有現(xiàn)有黑白B超的基本功能，能夠?qū)Τ暬夭〝?shù)據(jù)進行靈活的處理，從而使操作更加方便，圖象質(zhì)量進一步提高，并為遠(yuǎn)程醫(yī)療、圖像存儲、拷貝等打下基礎(chǔ)，是一種很有發(fā)展前景、未來市場的主打產(chǎn)品。全數(shù)字B型超聲診斷儀的基本技術(shù)特點是用數(shù)字硬件電路來實現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實時處理，它的實現(xiàn)主要倚重于FPGA技術(shù)。現(xiàn)在FPGA已經(jīng)成為多種數(shù)字信號處理（DSP）應(yīng)用的強有力解決方案。硬件和軟件設(shè)計者可以利用可編程邏輯開發(fā)各種DSP應(yīng)用解決方案。可編程解決方案可以更好地適應(yīng)快速變化的標(biāo)準(zhǔn)、協(xié)議和性能需求。 本論文首先闡述了醫(yī)療儀器發(fā)展現(xiàn)狀和嵌入式計算機體系結(jié)構(gòu)及發(fā)展?fàn)顩r，提出了課題研究內(nèi)容和目標(biāo)。然后從B超診斷原理及全數(shù)字B超診斷儀設(shè)計入手深入分析了B型超聲診斷儀的系統(tǒng)的硬件體系機構(gòu)。對系統(tǒng)的總體框架和ARM模塊設(shè)計做了描述后，接著分析了超聲信號進行數(shù)字化處理的各個子模塊、可編程邏輯器件的結(jié)構(gòu)特點、編程原理、設(shè)計流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統(tǒng)的移植和設(shè)備驅(qū)動的開發(fā)，詳細(xì)描述了B型超聲診斷儀的軟件環(huán)境的架構(gòu)及其設(shè)備驅(qū)動的詳細(xì)設(shè)計。最后對整個系統(tǒng)的功能和特點進行了總結(jié)和展望。
標(biāo)簽： ARM 全數(shù)字 儀的設(shè)計 超聲診斷
上傳時間： 2013-05-28
上傳用戶：sssnaxie
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計
上傳時間： 2013-07-16
上傳用戶：asdkin
fpga+sdram+PHY 芯片設(shè)計原理圖
標(biāo)簽： sdram fpga PHY 芯片設(shè)計
上傳時間： 2013-08-14
上傳用戶：chongcongying
使用功能強大的FPGA來實現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設(shè)計具有很大的使用前景。本設(shè)計通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設(shè)計需要。
上傳時間： 2013-11-07
上傳用戶：GavinNeko
為了滿足超聲波探傷檢測的實時性需求，通過研究超聲波探傷的工作原理，提出了基于FPGA芯片的實時信號處理系統(tǒng)實現(xiàn)方案及硬件結(jié)構(gòu)設(shè)計，并根據(jù)FPGA邏輯結(jié)構(gòu)模型實現(xiàn)了軟件系統(tǒng)的模塊化設(shè)計。根據(jù)實驗測試及統(tǒng)計數(shù)據(jù)得出，基于FPGA芯片的信號處理系統(tǒng)提高了探傷檢測的準(zhǔn)確性與穩(wěn)定性，滿足了探傷過程中B超顯示的實時性要求。
上傳時間： 2013-10-11
上傳用戶：909000580
21世紀(jì)大學(xué)新型參考教材系列 集成電路B 荒井
上傳時間： 2013-04-15
上傳用戶：eeworm
家電維修(最基礎(chǔ)的教程B)1-20.Torrent
上傳時間： 2013-06-10
上傳用戶：eeworm
jk-b交通信號控制機原理圖
上傳時間： 2013-07-13
上傳用戶：eeworm
專輯類-實用電子技術(shù)專輯-385冊-3.609G jk-b交通信號控制機原理圖-1.3M.zip
上傳時間： 2013-08-02
上傳用戶：zhf1234
專輯類-電子基礎(chǔ)類專輯-153冊-2.20G 21世紀(jì)大學(xué)新型參考教材系列-集成電路B-荒井-159頁-2.8M.pdf
上傳時間： 2013-05-16
上傳用戶：pkkkkp
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
