超聲理論與技術(shù)的快速發(fā)展，使超聲設(shè)備不斷更新，超聲檢查已成為預(yù)測和評價(jià)疾病及其治療結(jié)果不可缺少的重要方法。超聲診斷技術(shù)不僅具有安全、方便、無損、廉價(jià)等優(yōu)點(diǎn)，其優(yōu)越性還在于它選用診斷參數(shù)的多樣性及其在工程上實(shí)現(xiàn)的靈活性。 全數(shù)字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統(tǒng)，是一種新型的、操作方便的、技術(shù)含量高的機(jī)型。它具有現(xiàn)有黑白B超的基本功能，能夠?qū)Τ暬夭〝?shù)據(jù)進(jìn)行靈活的處理，從而使操作更加方便，圖象質(zhì)量進(jìn)一步提高，并為遠(yuǎn)程醫(yī)療、圖像存儲、拷貝等打下基礎(chǔ)，是一種很有發(fā)展前景、未來市場的主打產(chǎn)品。全數(shù)字B型超聲診斷儀的基本技術(shù)特點(diǎn)是用數(shù)字硬件電路來實(shí)現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實(shí)時(shí)處理，它的實(shí)現(xiàn)主要倚重于FPGA技術(shù)。現(xiàn)在FPGA已經(jīng)成為多種數(shù)字信號處理（DSP）應(yīng)用的強(qiáng)有力解決方案。硬件和軟件設(shè)計(jì)者可以利用可編程邏輯開發(fā)各種DSP應(yīng)用解決方案。可編程解決方案可以更好地適應(yīng)快速變化的標(biāo)準(zhǔn)、協(xié)議和性能需求。 本論文首先闡述了醫(yī)療儀器發(fā)展現(xiàn)狀和嵌入式計(jì)算機(jī)體系結(jié)構(gòu)及發(fā)展?fàn)顩r，提出了課題研究內(nèi)容和目標(biāo)。然后從B超診斷原理及全數(shù)字B超診斷儀設(shè)計(jì)入手深入分析了B型超聲診斷儀的系統(tǒng)的硬件體系機(jī)構(gòu)。對系統(tǒng)的總體框架和ARM模塊設(shè)計(jì)做了描述后，接著分析了超聲信號進(jìn)行數(shù)字化處理的各個(gè)子模塊、可編程邏輯器件的結(jié)構(gòu)特點(diǎn)、編程原理、設(shè)計(jì)流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統(tǒng)的移植和設(shè)備驅(qū)動的開發(fā)，詳細(xì)描述了B型超聲診斷儀的軟件環(huán)境的架構(gòu)及其設(shè)備驅(qū)動的詳細(xì)設(shè)計(jì)。最后對整個(gè)系統(tǒng)的功能和特點(diǎn)進(jìn)行了總結(jié)和展望。
標(biāo)簽： ARM 全數(shù)字 儀的設(shè)計(jì) 超聲診斷
上傳時(shí)間： 2013-05-28
上傳用戶：sssnaxie
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。
標(biāo)簽： verilog fpga vhdl pld
上傳時(shí)間： 2013-08-06
上傳用戶：李彥東
使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器
標(biāo)簽： Verilog SDRAM FPGA 控制器
上傳時(shí)間： 2013-08-08
上傳用戶：litianchu
華為的FPGA和Verilog的教程，我相信對大家的用處是毋庸置疑的。
上傳時(shí)間： 2013-08-13
上傳用戶：manlian
FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n
標(biāo)簽： Verilog FPGA 開發(fā)板 代碼
上傳時(shí)間： 2013-08-15
上傳用戶：copu
FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功
標(biāo)簽： verilog FPGA uart 控制器
上傳時(shí)間： 2013-08-15
上傳用戶：qazxsw
xilinx fpga 做VGA驅(qū)動信號的Verilog原代碼,ise版本9.2,
標(biāo)簽： Verilog xilinx fpga VGA
上傳時(shí)間： 2013-08-16
上傳用戶：jasson5678
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!
上傳時(shí)間： 2013-08-16
上傳用戶：梧桐
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時(shí)間： 2013-08-18
上傳用戶：BOBOniu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
