亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

fpga開發板

  • FPGA開發板

    FPGA開發板,提供ALTERA公司多款FPGA的開發板。

    標簽: FPGA 開發板

    上傳時間: 2013-08-12

    上傳用戶:chenhr

  • 基于USB2.0的FPGA配置接口及實驗開發評估板設計與實現.rar

    信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。

    標簽: FPGA USB 2.0

    上傳時間: 2013-04-24

    上傳用戶:lingduhanya

  • LOBS邊緣節點突發包組裝和光板FPGA實現

    近年來提出的光突發交換OBS(Optical.Burst Switching)技術,結合了光路交換(OCS)與光分組交換(OPS)的優點,有效支持高突發、高速率的多種業務,成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發交換關鍵技術和試驗系統”,主要涉及兩個方面:LOBS邊緣節點核心板和光板FPGA的實現方案,重點關注于邊緣節點核心板突發包組裝算法。 本文第一章首先介紹LOBS網絡的背景、架構,分析了LOBS網絡的關鍵技術,然后介紹了本論文后續章節研究的主要內容。 第二章介紹了LOBS邊緣節點的總體結構,主要由核心板和光板組成。核心板包括千兆以太網物理層接入芯片,突發包組裝FPGA,突發包調度FPGA,SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064,發射FPGA,接收FPGA,光發射機,光接收機,CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹,重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節點FPGA的具體實現方法,分為核心板突發包組裝FPGA和光板FPGA兩部分。核心板FPGA對數據和描述信息分別存儲,僅對描述信息進行處理,提高了組裝效率。在維護突發包信息時,實時查詢和更新FEC配置表,保證了對FEE狀態表維護的靈活性。在讀寫SDRAM時都采用整頁突發讀寫模式,對MAC幀整幀一次性寫入,讀取時采用超前預讀模式,對SDRAM內存的使用采取即時申請方式,十分靈活高效。光板FPGA分為發射和接收兩個方向,主要是將進入FPGA的數據進行同步后按照指定的格式發送。 第四章總結了論文的主要內容,并對LOBS技術進行展望。本論文組幀算法采用動態組裝參數表的方法,可以充分支持各種擴展,包括自適應動態組裝算法。

    標簽: LOBS FPGA 節點

    上傳時間: 2013-05-26

    上傳用戶:AbuGe

  • 星載SAR高速FPGA預處理板的研制

    合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.

    標簽: FPGA SAR 星載 預處理

    上傳時間: 2013-07-03

    上傳用戶:lanhuaying

  • FPGA開發板

    FPGA開發板,提供ALTERA公司多款FPGA的開發板。

    標簽: FPGA 開發板

    上傳時間: 2017-04-01

    上傳用戶:集美慧

  • 開發板的原理圖USB2.0FPGADSP.rar

    usb2.0 + fpga + dsp 開發板的原理圖,希望對大家有用

    標簽: FPGADSP USB 2.0

    上傳時間: 2013-06-29

    上傳用戶:唐僧他不信佛

  • 基于FPGA的圖像采集處理系統設計與實現.rar

    隨著當今科學技術的迅猛發展,數字圖像處理技術正在各個行業得到廣泛的應用,而FPGA技術的不斷成熟改變了通常采用并行計算機或數字信號處理器(DSP)、專用集成電路(ASIC)等作為嵌入式處理器的慣例。可編程邏輯器件(FPGA)憑借其較低的開發成本、較高的并行處理速度、較大的靈活性及其較短的開發周期等特點,在圖像處理系統中有獨特的優勢。 本文提出了一種基于FPGA的圖像采集處理系統解決方案,并選用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324為核心,設計開發了圖像采集處理的軟硬件綜合系統。文章闡述了如何在FPGA中嵌入NiosII軟核處理器并完成圖像采集處理系統功能的設計方案。硬件電路上,系統設計了三塊電路板:FPGA核心處理板、圖像采集卡、圖像顯示卡,其中通過I2C總線對采集卡的工作模式進行配置,在采集模塊控制下,將采集到的圖像數據存儲到SDRAM;根據VGA顯示原理及其時序關系,設計了VGA顯示輸出控制模塊,合成了VGA工作的控制信號,又根據VGA顯示器的工業標準,合成VGA接口的水平和幀同步信號。邏輯硬件上,應用SOPCBuilder工具生成了FPGA內部的邏輯硬件功能模塊,定制了NiosII IP core、CMOS圖像采集模塊、VGA Controller及其I2C總線接口,系統各模塊間通過Avalon總線連接起來。軟件部分,在NiosII內核處理器上實現了彩色圖像顏色空間轉換、二值化、形態學腐蝕處理及其目標定位等算法。實驗結果證明了本文提出的方案及算法的正確性,可行性。

    標簽: FPGA 圖像采集 處理系統

    上傳時間: 2013-08-05

    上傳用戶:woshiyaosi

  • 基于FPGA的硬件防火墻設計和實現.rar

    本文提出了一種基于FPGA的硬件防火墻的實現方案,采用了FPGA來實現千兆線速的防火墻。傳統的基于X86等通用CPU的防火墻無法支撐快速增長的網絡速度,無法實現線速過濾和轉發。本文在采用FPGA可編程器件+通用CPU模式下,快速處理網絡數據。網絡數據在建立連接跟蹤后,直接由FPGA實現的快速處理板直接轉發,實現了網絡數據的線速處理,通用CPU在操作系統支持下,完成網絡數據的連接跟蹤的創建、維護,對網絡規則表的維護等工作。FPGA硬件板和CPU各司所長,實現快速轉發的目的。 本文設計了基于FPGA的硬件板的硬件規格,提出了硬件連接跟蹤表的存儲模式,以及規則表的存儲模式和定義等; 防火墻系統軟件采用NetBSD操作系統,完成了硬件板的NetBSD的驅動;在軟件系統完成了新建連接的建立、下發、老化等工作;在連接跟蹤上完成了規則的建立、刪除、修改等工作。 本文完成了防火墻的實現。實現了基于連接跟蹤的包過濾、地址轉換(NAT),設計了連接跟蹤的關鍵數據結構,包過濾的關鍵數據結構等,重用了NetBSD操作系統的路由。本文針對地址轉換應用程序的穿透問題,新增了部分實現。 在DoS攻擊是一種比較常見的攻擊網絡手段,本文采用了軟硬件結合的方法,不僅在軟件部分做了完善,也在硬件部分采取了相應的措施,測試數據表明,對常見的Syn洪水攻擊效果明顯。 在實踐過程中,我們發現了NetBSD操作系統內核的軟件缺陷,做了修正,使之更完善。 經過測試分析,本方案不僅明顯的優于X86方案,和基于NP方案、基于ASIC方案比較,具有靈活、可配置、易升級的優點。

    標簽: FPGA 硬件 防火墻

    上傳時間: 2013-06-21

    上傳用戶:zxh1986123

  • 基于WEB實現FPGA的遠程多路數據采集系統

      本文首先研究了常規的數據采集的方法,針對由單片機構成的數據采集系統數據處理能力弱的問題提出了基于現場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進行控制的遠程多路數據采集的解決方案。 本文利用VisualBasic編寫串口通信程序,通過串行端口向FPGA數據采集板發送數據采集的參數指令,FPGA數據采集板接受指令后進行現場數據采集,并通過串行通信將數據發送到PC機,在通信過程中完全遵守RS-232協議,具有較強的通用性和推廣價值。然后本文重點介紹了該采集系統的硬件設計原理和軟件設計框架,實現實時嵌入式微機數據采集系統的軟件和硬件設計方法,將部分軟件的功能改由硬件實現,從邏輯上大大簡化了嵌入式軟件的設計。

    標簽: FPGA WEB 遠程 多路數據采集

    上傳時間: 2013-04-24

    上傳用戶:yaohe123

  • 基于WEB實現FPGA的遠程多路數據采集系統

      本文首先研究了常規的數據采集的方法,針對由單片機構成的數據采集系統數據處理能力弱的問題提出了基于現場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進行控制的遠程多路數據采集的解決方案。 本文利用VisualBasic編寫串口通信程序,通過串行端口向FPGA數據采集板發送數據采集的參數指令,FPGA數據采集板接受指令后進行現場數據采集,并通過串行通信將數據發送到PC機,在通信過程中完全遵守RS-232協議,具有較強的通用性和推廣價值。然后本文重點介紹了該采集系統的硬件設計原理和軟件設計框架,實現實時嵌入式微機數據采集系統的軟件和硬件設計方法,將部分軟件的功能改由硬件實現,從邏輯上大大簡化了嵌入式軟件的設計。

    標簽: FPGA WEB 遠程 多路數據采集

    上傳時間: 2013-05-30

    上傳用戶:1193169035

主站蜘蛛池模板: 凭祥市| 崇文区| 攀枝花市| 阜新市| 白城市| 仁寿县| 漾濞| 喜德县| 余干县| 阜南县| 象州县| 宜章县| 高安市| 闽侯县| 鄢陵县| 天水市| 金坛市| 玛沁县| 洛南县| 始兴县| 赫章县| 当雄县| 和龙市| 兴海县| 阿拉善盟| 龙川县| 镇赉县| 阜平县| 陕西省| 仪征市| 米脂县| 祁连县| 天等县| 临安市| 太保市| 蓝山县| 盈江县| 珲春市| 大渡口区| 会东县| 布尔津县|