AlteraFPGA設(shè)計(jì)基篇.pdf,Altera fpGAcpld設(shè)計(jì)高級(jí)篇.pdf
標(biāo)簽： AlteraFPGA fpGAcpld Altera
上傳時(shí)間： 2017-07-31
上傳用戶：dapangxie
fpGAcpld設(shè)計(jì)工具──Xilinx+ISE使用詳解 fpGAcpld設(shè)計(jì)工具──Xilinx+ISE使用詳解 fpGAcpld設(shè)計(jì)工具──Xilinx+ISE使用詳解 fpGAcpld設(shè)計(jì)工具──Xilinx+ISE使用詳解
標(biāo)簽： fpGAcpld Xilinx ISE 設(shè)計(jì)工具 使用詳解
上傳時(shí)間： 2016-08-18
上傳用戶：taozhihua1314
電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過(guò)飽和情況下的歸一化處理過(guò)程，同時(shí)，在整個(gè)SVPWM算法中還包含了無(wú)理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會(huì)產(chǎn)生大量計(jì)算誤差，對(duì)高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對(duì)系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長(zhǎng)，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對(duì)常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡(jiǎn)單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開(kāi)關(guān)器件開(kāi)關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無(wú)法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對(duì)優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語(yǔ)言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： fpGAcpld SVPWM 算法優(yōu)化
上傳時(shí)間： 2013-06-27
上傳用戶：小儒尼尼奧
電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過(guò)飽和情況下的歸一化處理過(guò)程，同時(shí)，在整個(gè)SVPWM算法中還包含了無(wú)理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會(huì)產(chǎn)生大量計(jì)算誤差，對(duì)高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對(duì)系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長(zhǎng)，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對(duì)常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡(jiǎn)單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開(kāi)關(guān)器件開(kāi)關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無(wú)法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對(duì)優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語(yǔ)言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： fpGAcpld SVPWM 算法優(yōu)化
上傳時(shí)間： 2013-07-30
上傳用戶：15953929477
在直流電氣傳動(dòng)系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設(shè)計(jì)采用現(xiàn)場(chǎng)可編程門(mén)陣列控制實(shí)現(xiàn)了晶閘管觸發(fā)器的數(shù)字化,與傳統(tǒng)的晶閘管觸發(fā)控制器相比有脈沖對(duì)稱度好等許多優(yōu)點(diǎn),具有廣闊的應(yīng)用前景.該論文首先系統(tǒng)分析了晶閘管觸發(fā)器的各種性能指標(biāo),并對(duì)常見(jiàn)的觸發(fā)器進(jìn)行了分類.通過(guò)分析不同類型觸發(fā)器的優(yōu)缺點(diǎn),最終確定采用三相同步的絕對(duì)觸發(fā)方式,這種方式在控制器內(nèi)部資源允許的前提下,在外圍電路很少的情況下就能實(shí)現(xiàn)高性能控制,簡(jiǎn)化了系統(tǒng)設(shè)計(jì).其次,對(duì)開(kāi)發(fā)硬件和軟件以及編程語(yǔ)言進(jìn)行了介紹.另外,詳細(xì)闡述了采用現(xiàn)場(chǎng)可編程門(mén)陣列EPFl0K10器件實(shí)現(xiàn)具有相序自適應(yīng)、缺相保護(hù)等功能的晶閘管觸發(fā)器的軟硬件設(shè)計(jì).最后,使用自主開(kāi)發(fā)的觸發(fā)器構(gòu)成一套三相全控橋整流設(shè)備,并給出了實(shí)驗(yàn)結(jié)果和波形分析.試驗(yàn)結(jié)果表明,該論文設(shè)計(jì)的基于FPGA/CPLD的晶閘管智能觸發(fā)控制器能夠滿足一般工業(yè)控制要求,達(dá)到了預(yù)期的目的.
上傳時(shí)間： 2013-04-24
上傳用戶：baitouyu
AlteraFPGA設(shè)計(jì)基篇.pdf,Altera fpGAcpld設(shè)計(jì)高級(jí)篇.pdf
上傳時(shí)間： 2013-08-07
上傳用戶：9牛10
FPGA CPLD已成為業(yè)界焦點(diǎn)，這篇經(jīng)驗(yàn)總結(jié)出自高人之手
標(biāo)簽： fpGAcpld 數(shù)字電路 設(shè)計(jì)經(jīng)驗(yàn)
上傳時(shí)間： 2013-11-24
上傳用戶：liangrb
FPGA CPLD已成為業(yè)界焦點(diǎn)，這篇經(jīng)驗(yàn)總結(jié)出自高人之手
標(biāo)簽： fpGAcpld 數(shù)字電路 設(shè)計(jì)經(jīng)驗(yàn)
上傳時(shí)間： 2013-11-10
上傳用戶：蒼山觀海
Xilinx ISE9.x FPGA\CPLD設(shè)計(jì)指南 原書(shū)光盤(pán)上的源碼 包含大量vhdl源碼
標(biāo)簽： fpGAcpld Xilinx vhdl ISE
上傳時(shí)間： 2014-11-26
上傳用戶：Miyuki
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（115）資源包含以下內(nèi)容：1. 《ALTERA FPGA/CPLD高級(jí)篇》高速DDR存儲(chǔ)器數(shù)據(jù)接口設(shè)計(jì)實(shí)例.2. 《ALTERA fpGAcpld高級(jí)篇》高速串行差分接口（HSDI）設(shè)計(jì)實(shí)例.3. 一個(gè)運(yùn)行在PDA上的線程程序.4. 《ALTERA fpGAcpld高級(jí)篇》LogicLock設(shè)計(jì)實(shí)例.5. 59５實(shí)現(xiàn)漸變程序.6. 我的８?jìng)€(gè)ＬＥＤ漸變的程序歡迎廣大用戶下載.7. dmx512燈光控制協(xié)義,歡迎廣大用戶下載.8. 學(xué)習(xí)嵌入式 mmu 代碼 感覺(jué)不錯(cuò) 發(fā)給大家分享一下了 希望大家喜歡 不錯(cuò)的.9. dmx512接收程序.10. 數(shù)控開(kāi)關(guān)電源程序＋ＰＲＯＴＥＵＳ.11. 剛剛傳錯(cuò)了.12. 串口３２位點(diǎn)陣程序.13. s3c2410 測(cè)試程序的原理圖.14. s3c2410的燒片工程.15. 嵌入式C語(yǔ)言程序設(shè)計(jì)這本書(shū)的書(shū)后光盤(pán).16. 2407原理圖 對(duì)于學(xué)習(xí)硬件設(shè)計(jì)有很大的幫助.17. 利用web camera對(duì)目標(biāo)進(jìn)行特征跟蹤的程序 對(duì)于初學(xué)機(jī)器視覺(jué)的有些幫助.18. uCOS-II在gprs上的應(yīng)用。 應(yīng)用的芯片型號(hào)是lpc2220..19. 脈沖反褶積的實(shí)現(xiàn).20. 利用鍵盤(pán)顯示專用驅(qū)動(dòng)芯片7290.21. 串行打印機(jī)RD32的驅(qū)動(dòng)程序.22. 點(diǎn)陣顯示,可用于許多場(chǎng)所,方便且視覺(jué)性很好,請(qǐng)大家來(lái)看看!.23. 9325驅(qū)動(dòng).24. 9320的 初如化 CODE.用于驅(qū)動(dòng)9320.25. 自己寫(xiě)嵌入式系統(tǒng)的Web Server,基于Busybox的httpd,通過(guò)CGI可以實(shí)現(xiàn)交互式動(dòng)態(tài)網(wǎng)頁(yè)。.26. 是本人在前邊一次上傳的數(shù)字電壓表的原理圖包括PCB.27. Configuring and Updating the Boot Loader.28. 介紹了GPIB在開(kāi)發(fā)mg369*儀器的自動(dòng)控制方面的技巧和注意事項(xiàng).29. AVRX實(shí)時(shí)系統(tǒng),在AVR單片機(jī)上實(shí)現(xiàn)的實(shí)時(shí)系統(tǒng),很少見(jiàn)的哦.30. 51串口實(shí)現(xiàn)多機(jī)通信.31. 設(shè)計(jì)一個(gè)簡(jiǎn)單的LED流水彩燈,12個(gè)彩燈共陰接地,陽(yáng)極分別與EP1C3的8個(gè)I/O相連,來(lái)控制彩燈的滅亮,在不同時(shí)段,指示燈有不同的顯示模式..32. 介紹了S3C44B0的使用 對(duì)整體的把握.33. 洗衣機(jī)的程序 洗衣機(jī)的程序.34. lf2407.35. SMDK2440_V1.0_BASE 底板原理圖.36. 多個(gè)仿真例子.37. Demo for I2C Master and Slave.38. MiniGUI 1_3_3 移植詳解.39. 嵌入式開(kāi)發(fā)資料.40. 有關(guān)節(jié)74ls373的知識(shí)很有用.
上傳時(shí)間： 2013-06-05
上傳用戶：eeworm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
